Vintage IBM technology!  

Pagina in costruzione

I hope this page can give a vivid view of many different technologies developed, improved and widely used by Big Blue, aka IBM, through the years. IBM "objects" are often little more than a mystery or merely a guess for the collector, given the lack of viable technical infos about their inner guts and workings at the ground (physical) level. Nonetheless IBM hardware always fascinated me because it's the expression of an enormous work of Research & Development: I started my IBM collection 20 years ago and I have many more items -complete systems, parts, boards, chips, manuals- not yet photographed nor listed here. IBM pioneered a number of different fields that are now all key parts of our common concept of "computer": CMOS circuitry and memories, hard disks, networking and so on. Last but not least the PC in itself, with a lot of related standards, most of which were once ubiquitous, is a creation of IBM engineers. Example: when You're storing something on your multi-TB HDD, remember that IBM invented the hard disk (IBM RAMAC)! Sorry, the items are un-categorized and un-sorted but You can try these shortcuts to some nice CPU listed here (don't miss the rest of the page...): POWER-2 CPU chips in lucite, 4331 CPU card, 4341 CPU card, 4381 MCM, System/38 A700 CPU, 9021 TCM, ES/9000 9021 TCM, ES/9000 9121 TCM, S/390 9672 TCM, z900 MCM, S/390 Multiprise CPU module, unknown but **nice** IBM prototype board, PS/2 Model 90 CPU Complex Type 0. Here You can see a promotional AS/400 lucite paperweight with embedded chips here. The ATX-4 technology used in the IBM ES/9000 mainframe CPU's bipolar chips is illustrated by this lucite paperweight. Don't miss the 1st 1 Mbit DRAM chip made commercially available by IBM. The 3370 disk drive control electronic is a nice example of the once ubiquitous (in IBM products I mean) MST technology, and here is a wafer of MST chips. The 3740 Data Entry System CPU card shows alot of old styled 40-pins white DIPs. Also in the page there are several nice examples of exotic IBM chip packages. More IBM items are scattered through the site so check the other pages if You are interested.

Parte della memoria a nuclei magnetici di un IBM System/360 Mod. 30 (1964), uno dei membri più piccoli della famiglia 360. Questa macchina (vedi: http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP2030.html) aveva una frequenza di clock di 1,33 MHz ed una capacità massima di memoria di 64 KB (http://ed-thelen.org/comp-hist/ibm-360-30.html). Venne prodotta fino al 1970. La maggior parte delle installazioni era dotata di 32 KB di memoria; all'inizio degli anni Settanta la FabriTek incominciò ad offrire un sottosistema di memoria a nuclei fabbricato in proprio che consentiva di espandere la RAM fino a 128 KB. Il 360/30, offerto come conveniente upgrade ai clienti IBM che già possedevano una macchina della serie 1401, era il più piccolo (cioè meno potente ed espandibile) membro della famiglia 360 a supportare completamente l'API 360; il 360/25 ed il 360/20, inferiori come prestazioni e caratteristiche hardware, avevano anche un diverso set di istruzioni. 

Vedi: http://www.ljw.me.uk/ibm360/; http://en.wikipedia.org/wiki/IBM_System/360_Model_30

Una memoria simile a questa è visibile qui: http://www.thegalleryofoldiron.com/MISC.HTM

More cores here!

Dettaglio della memoria a nuclei magnetici dell'IBM 360/30 riprodotta sopra. L'organizzazione è del tipo a tre fili (three-wire): due per la scrittura (verdi) ed uno per la lettura (arancione). La capacità del singolo piano di memoria dovrebbe essere di 2.048 bit (2 Kbit: http://www.flickr.com/photos/pchow98/4012289798/). Queste memorie erano fabbricate direttamente da IBM. Sulla memoria a nuclei magnetici: http://en.wikipedia.org/wiki/Magnetic_core_memory

Piccola memoria a nuclei magnetici su scheda IBM in formato SMS (Standard Modular System) a doppia altezza, 1966. La capacità totale è di 1.600 bit. Questa memoria, assieme ad altri moduli dello stesso tipo, era impiegata come buffer della capacità complessiva di 4 kword nell'Integrated Control Unit IBM 2821 per 1-3 stampanti IBM 1403, un fortunatissimo e longevo modello di chain printer originariamente associato al calcolatore IBM 1401 e poi utilizzato anche con la famiglia System/360, ed uno o più lettori/perforatori di schede IBM 2540. Com'è noto, lo standard SMS venne introdotto dalla IBM nella seconda metà degli anni Cinquanta, inizialmente per il mainframe 7030 (Stretch), poi per i calcolatori 1401 e 1620. Sorpassato nel 1964 dalla tecnologia SLT (Solid Logic Technology), esso è rimasto in uso per molto tempo, fino alla metà circa degli anni Settanta, in un gran numero di periferiche (ad esempio le unità nastro IBM 240x coi relativi controller, la stampante IBM 1403, l'ICU IBM 2821, il lettore/perforatore di schede IBM 2540 e altri). In alcuni modelli della famiglia System/360 erano a loro volta presenti schede SMS con moduli SLT (un esempio è visibile in questa pagina del sito). I moduli SMS si basano su un circuito stampato a singola faccia, con le tracce che si trovano dal lato opposto rispetto ai componenti. Le dimensioni sono 2,5 per 4,5 pollici (singola altezza) e 5,375 per 4,5 (136,5 x 110 mm, doppia altezza); il connettore è a 16 contatti, identificati dalle lettere comprese tra A ed R, saltando la I e la O, sul primo o sull'unico connettore e dalle lettere da S a Z e dai numeri 1-8 sull'eventuale secondo connettore (in un modulo a doppia altezza). Il tipo di modulo è identificato da un codice letterale a 2, 3 o 4 lettere. Nel corso degli anni IBM ha prodotto un gran numero di tipi di schede SMS, qualche centinaio, in relazione al proliferare delle famiglie logiche utilizzate (RTL, DTL, ECL). Ad esempio l'IBM 1401 era basato su una "mescolanza" di circuiti logici DTL, chiamati CTDL nel gergo di Big Blue, RTL (CTRL nello stesso gergo) e "alloy", ovvero circuiti analogici realizzati con transistor in lega (alloy, appunto). Vennero successivamente introdotti moduli basati su una versione migliorata dell'originaria logica DTL, noti come SDTDL, basati su transistor di tipo "drift". Ciascun modulo logico SMS ha una complessità paragonabile a quella di un singolo integrato TTL SSI della famiglia 74. L'ICU IBM 2821 è rimasto in uso fino agli anni Ottanta, associato spesso a macchine della famiglia 370.

Vedi: http://bitsavers.trailing-edge.com/pdf/ibm/28xx/2821/GA24-3312-9_2821_Unit_Description_Oct82.pdf

Una memoria identica: http://www.computermuseum.li/Testpage/Core-Memory-1960s.htm

Foto della parte elettronica dell'IBM 2821: http://www.baltimoresun.com/business/bal-bs-bs-bz-baltech-cum20100802081034,0,2859273.photo

Anche: http://www.foxdata.com/blog/?tag=ibm-360 (è visibile una scheda identica a queste).

Anche: http://www.newbegin.com/html/misc__item_detail_23.html (presenta la scheda come parte dell'IBM 1401).

Anche: http://www.radiomuseum.org/museum/d/haus-zur-geschichte-der-ibm-datenverarbeitung-sindelfingen/

Anche: http://ibmcollectables.com/gallery/album26

Piccola memoria a nuclei magnetici su scheda IBM in formato SLT-quad, 1967 (vedi data in basso a sinistra, 6-11-67). Non sono riuscito ad identificare la macchina dalla quale proviene, né lo sapeva chi me l'ha venduta su Ebay. Potrebbe essere la memoria di un printer controller.

3.3.2015 - Questi due componenti, in apparenza circuiti ibridi (non è visibile alcuna indicazione del fabbricante) provengono da un lotto di materiali messi in vendita da un ex ingegnere IBM, secondo il quale erano impiegati nella memoria di un calcolatore militare fabbricato proprio da IBM. L'epoca di produzione dovrebbe corrispondere alla fine degli anni Sessanta.

Modulo IBM SMS (Standard Modular System) a doppia altezza, 1967, con 12 transistor Texas Instruments ed altri componenti discreti. I moduli SMS impiegavano un tipo di circuito stampato ad una sola faccia; ulteriori connessioni erano rese possibili da collegamenti punto-a-punto fatti con filo di Rame. I segni che si vedono in corrispondenza dei piedini dei transistor servivano durante il montaggio (automatizzato) dei componenti per l'allineamento degli stessi. La tecnologia SMS, introdotta con la seconda generazione di calcolatori IBM -in particolare con il 7030 "Stretch"-, è sopravvissuta molto a lungo, fino all'inizio degli anni Settanta. Questo perché molte periferiche originariamente sviluppate per i computer quali quelli della Serie 1400 hanno avuto un ottimo successo commerciale rimanendo in uso, con poche modifiche, anche con i calcolatori delle successive generazioni (System/360 e /370). Buoni esempi sono la stampante 1403 ed il lettore/perforatore di schede 2540. In questi casi non si è avuta una transizione alle più recenti tecnologie SLT ed MST. Come si vede in questa pagina del sito esistono anche schede SMS con moduli SLT. Le dimensioni delle schede SMS a doppia altezza sono 5,375 per 4,50 pollici, con un doppio connettore di backplane a 32 linee totali (16+16), contrassegnate con le lettere A-R nel primo blocco (non vengono impiegate la I e la O) ed S-Z, più i numeri 1-8, nel secondo. Il backplane non impiega circuito stampato bensì connessioni punto a punto con filo (wire wrap). Si stimano in oltre 2500 i tipi di schede SMS complessivamente prodotti da IBM: secondo i piani iniziali avrebbero dovuto essere molti di meno, non più di 200, ma il loro numero è cresciuto con l'incorporazione di più famiglie logiche (RTL, DTL, ECL) e circuiti analogici di varia natura.

1.10.2014 - Alcuni esempi di materiale pubblicitario IBM. A sinistra, un fermacarte in plexiglass contenente una scheda SLT, un modulo SLT ed alcuni transistor impiegati in questo tipo di circuiti: fa riferimento alla System Development Division (SDD), presso gli impianti IBM di Poughkeepsie, ed alla System Manufacturing Division (SMD) di East Fishkill  (entrambe nella Contea di Dutchess, Stato di New York, USA). Un esemplare identico è visibile in dettaglio in questa pagina. Entravano a far parte del "100% Club" erano tutti quei rivenditori di hardware che riuscivano a raggiungere o a superare la quota programmata di vendite annuali: questo fermacarte è uno dei vari esempi di oggetti promozionali che venivano loro regalati da IBM. Gli stabilimenti di Poughkeepsie, cittadina situata nella media Valle dell'Hudson, vennero avviati nel 1941 quando l'IBM era fornitrice dell'Esercito degli Stati Uniti e, tramite una sua diretta controllata (la Munitions Manufacturing Co.) fabbricava munizioni e cannoni contraerei. Terminata la Seconda Guerra Mondiale la Munitions Manufacturing venne assorbita dalla controllante e la fabbrica di Poughkeepsie divenne l'impianto "numero 4" dell'IBM, nel quale si producevano soprattutto macchine per scrivere. Nel 1962 l'IBM acquistò terreni agricoli nella zona di East Fishkill e vi realizzò un importante impianto per la produzione e l'assemblaggio di componenti microelettronici. Durante gli anni della guerra nelle due fabbriche di Poughkeepsie e di Ulster erano impiegati circa 31.000 dipendenti (vedi). In alto a destra si vede un modulo SLT del tipo di quelli impiegati nel System/360 racchiuso in plexiglass assieme ad alcuni transistor. Questo oggetto promozionale esiste in diverse forme e dimensioni (vedi ad esempio qui). In basso al centro c'è  una spilla contenente un chip di DRAM da 16 Mbit fabbricato negli stabilimenti IBM di Bromont (Québec, Canada). In basso a destra un adesivo contenente un chip DRAM da 1 Mbit, prodotto probabilmente negli impianti di Essonnes (Francia). I chip DRAM da 1 Mbit vennero introdotti dall'IBM nel 1984 ed erano fabbricati con tecnologia SAMOS (Silicon and Aluminium MOS). IBM fu la prima a produrre in grandi quantità e ad utilizzare su scala industriale chip di questa capacità; di lì a poco periodo altri fabbricanti annunciarono la disponibilità di RAM dinamiche con caratteristiche simili (NEC, Fujitsu, Toshiba, Hitachi, Mitsubishi). I chip IBM da 1 Mbit vennero impiegati nel System/36, nel System/38, nei calcolatori 43xx, nel mainframe 3090 e nel Disk Cache Controller 3880.

17.6.2015 - Adesivo IBM contenente un chip DRAM da 4 Mbit (circa 1991). Questo tipo di chip è stato impiegato, ad esempio, nelle SIMM da 8 MB utilizzate nei PS/2 modello 90 e 95. IBM è stata tra i primi produttori a rendere commercialmente disponibili DRAM CMOS di tale capacità. In questa pagina è visibile un chip simile benché catalogato come memoria da 1 Mbit.

Spilletta commemorativa del cinquantesimo anniversario di fondazione degli stabilimenti IBM di Essonnes in Francia (1991).

Vari materiali IBM utilizzati durante un servizio del fotografo Cornell Capa (fratello di Robert Capa) sull'attività di ricerca del Thomas J. Watson Research Center (vedi sotto). A sinistra un fermacarte promozionale contenente 2 transistor al Silicio utilizzati nei moduli SMS e nuclei magnetici di tre differenti misure; al centro, alcuni transistor datati 1963/1964 presumibilmente impiegati in moduli SMS ed SLT. A destra infine due scatolette con nuclei magnetici.

Entrambi provenienti da un centro di ricerca IBM, probabilmente il T. J. Watson visto che appartengono al medesimo lotto di materiali dal quale provengono gli oggetti visibili nelle immagini sopra e sotto, un piccolo wafer di transistor al Silicio con sulla scatola i dati relativi ai parametri dell'impiantazione ionica e, a destra, una maschera utilizzata nella fabbricazione di transistor (sulla scatola è riportata la dicitura "SS circuit chips" che fa pensare a qualcosa connesso alla produzione dei circuiti SLT, che negli anni Sessanta erano appunto denominati da IBM "circuiti logici a stato solido" sebbene non si tratti di integrati monolitici).

Questi interessanti oggetti provengono dal medesimo lotto al quale appartengono quelli raffigurati nell'immagine precedente e nella successiva. Si tratta in particolare di materiali appartenuti al Thomas J. Watson Research Center dell'IBM, risalenti alla metà degli anni Sessanta (circa 1967/8). A destra si vede una memoria sperimentale a film sottile (thin film) da 64 bit assieme alla scatola nella quale era stata messa a disposizione del fotografo (Cornell Capa). A sinistra in basso un altro esempio di circuito sperimentale (non identificato). In alto a sinistra, una memoria thin film magnetica dalla capacità di 2.304 bit. Le dimensioni di quest'ultima sono di circa 56x56 millimetri. La scansione non riesce a rendere correttamente l'aspetto superficiale che è molto meno scuro di quanto sembri qui. Dalle ricerche che ho svolto dovrebbe trattarsi di una memoria RAM sperimentale prodotta dai laboratori IBM di Zurigo. La capacità totale dovrebbe essere stata di 18.432 bit suddivisi in 8 "placchette" metalliche massicce come questa, che pesa circa 130 grammi. Una memoria del tutto identica è raffigurata nel volume III.1 dell'opera di G. Mannino-Patanè, La Tecnica Elettronica e le sue applicazioni, Hoepli 1967, da cui ho tratto queste informazioni. Non mi è stato possibile reperire ulteriori dettagli al riguardo. Le memorie thin film sono state introdotte nel mondo dei calcolatori elettronici nel 1962 (Univac 1107). L'IBM le ha impiegate nel 1968 nel modello di punta della gamma System/360 (360/95). Sono state poi rapidamente accantonate a seguito dei progressi raggiunti dalla tecnica delle memorie a circuito integrato. Altri esempi di memorie thin film sono visibili in questa pagina ed in questa pagina del sito.

Aggiornamento Giugno 2016: l'oggetto in alto a destra potrebbe -il condizionale è obbligatorio!- essere un prototipo sperimentale di memoria criogenica a film sottile. Non ho trovato in Rete alcuna immagine di componenti simili; in quegli anni (questi oggetti risalgono al 1963/inizio 1964) la IBM stava in effetti svolgendo un'intensa attività di ricerca sull'impiego della superconduttività nei calcolatori elettronici.

Coppia di moduli a tubi elettronici IBM, colloquialmente denominati "fingers". L'esemplare in alto è di tipo PS-20 ed aveva la funzione di amplificatore (buffer) di segnali logici. Era probabilmente installato in un IBM 604. Presenta un particolare "reworking" non completamente visibile nell'immagine: uno dei resistori nella parte destra è stato sostituito ed è stata rifatta la saldatura, ma in questo modo non è stato più possibile mantenere l'allineamento della piastra separatrice in bakelite. Il modulo sembra essere del 1956, la valvola è invece del 1963. L'esemplare in basso è di tipo DS-501 del 1958 (forse DD-501, la stampigliatura è in parte abrasa), proveniente da un IBM 650: si tratta di un elemento di commutazione logica e contiene due thyratron/tetrodi a gas Xenon IBM/Dario 5696 fabbricati nel 1962. Il tubo 5696 in virtù dell'elevata velocità di commutazione era utilizzato in molte macchine IBM di prima generazione. E' stato introdotto da RCA all'inizio degli anni Cinquanta.

Caratteristiche del tubo RCA 5696: https://frank.pocnet.net/sheets/079/5/5696.pdf 

Vedi: http://www.decadecounter.com/vta/articleview.php?item=293 (modulo costruttivamente simile al DS-501)

Anche: http://ed-thelen.org/comp-hist/IBM-604.html; http://www.nzeldes.com/HOC/PluggableUnits.htm; http://www-03.ibm.com/ibm/history/ibm100/us/en/icons/ibm603/breakthroughs/

 

19.12.2016 - Due moduli IBM SLT (Solid Logic Technology) databili tra l'inizio del 1965 ed il 1967 (montano componenti con codici di data compresi tra il 1964 ed il 1967), più un circuito ibrido IBM SLT sperimentale in package plastico di datazione incerta. Questi moduli SLT sono i più vecchi che abbia incontrato e provengono, come il circuito a destra, da un lotto di materiali IBM del Thomas J. Watson Research Center che furono utilizzati alla fine degli anni Sessanta, probabilmente nel 1969, per un servizio fotografico sull'attività di ricerca dell'IBM svolto da Cornell Capa, fratello del famoso Robert Capa. La tecnologia SLT venne ufficialmente introdotta da IBM nel 1964 con i calcolatori della famiglia System/360 (vedi: https://en.wikipedia.org/wiki/IBM_Solid_Logic_Technology). 

Scheda IBM MST di tipo inusuale e provenienza sconosciuta (notare, nel connettore in basso, quelli che sembrano essere dei contatti di backplane aggiuntivi non presenti nei normali moduli SLT/MST) con circuiti fabbricati da Texas Instruments (ibridi? logici monolitici?). L'anno di produzione non è chiaro, potrebbe essere il 1969. Da notare che i circuiti Texas Instruments hanno il medesimo passo dei moduli MST IBM, diverso da quello degli integrati standard. Non ho trovato alcuna informazione riguardo a questa scheda e non ne conosco di simili. Nella mia collezione ho anche un singolo circuito TI simile a quelli visibili qui (vedi).

1.10.2014 - Microfiche IBM (Aprile 1971) con la descrizione di schemi logici generati automaticamente (ALD: Automated Logic Diagrams) applicati a circuiti SLT, SLD (Solid Logic Dense), ASLT (Advanced SLT) e MST (Monolithic System Tecnnology, utilizzata a partire dal System/370), parte della serie Field Engineer Maintenance Library. La tecnologia SLD permetteva di aumentare la densità di integrazione montando su un lato del substrato ceramico i componenti attivi (transistor) e sull'altro quelli passivi (resistori). L'ASLT impiegava invece due substrati ceramici in uno stesso package. Il contenuto del è consultabile come documento PDF a questo indirizzo.

Elettronica di controllo di un'unità a disco IBM 3370, 1981, con moduli e backplane di tipo MST (Monolithic System Technology). Presentato nel 1979, l'IBM 3370 (denominato New File Project) è stato il primo hard disk commerciale di grandi dimensioni (14 pollici, in questo caso) con testine thin-film, una tecnologia sviluppata dalla stessa IBM alla fine degli anni Sessanta presso il T.J. Watson Research Center. La capacità del 3370 è di 541 MB per unità; il tempo d'accesso medio è pari a circa 20 ms, con una velocità media di trasferimento dei dati di circa 1,86 MB/s. I dischi 3370 erano in genere accoppiati ai mainframe 4331/4341 ed al System/38, che poteva controllarne direttamente (senza cioè l'ausilio di un controller esterno) fino a 4, per una capacità totale di circa 2,16 GB (vedi http://www-03.ibm.com/ibm/history/exhibits/storage/storage_3370b.html). Nella foto è visibile in basso a destra una tipica scheda MST in cui si mescolano componenti IBM e di altri produttori; ciò era reso possibile dall'adozione di un passo standard per la spaziatura dei punti di saldatura. Il dettaglio in alto a destra mostra l'interconnessione tra i moduli MST ed il backplane: come già nel caso della tecnologia SLT, il "maschio" è si trova sul backplane e la "femmina" sulla scheda, contrariamente a quanto accade di solito; il meccanismo di ritenzione e supporto dei moduli è in gran parte derivato dalle specifiche SLT introdotte con l'IBM System/360 nel 1964. La forma del backplane MST (vedi) è però diversa dall'SLT (vedi). Si noti, nel dettaglio in basso a sinistra, la particolare organizzazione del backplane, in cui si trovano sia interconnessioni su circuito stampato che altre di tipo "wire-wrapped", ottenute cioè con fili che collegano coppie di piedini. Nei dettagli si intravedono le lettere che distinguono i vari connettori di backplane. I moduli MST fanno uso di circuiti stampati multistrato, con livelli separati per l'alimentazione ed i segnali; il numero di livelli varia a seconda delle diverse successive revisioni di questa tecnologia particolarmente longeva (ancora in uso, soprattutto in alcune periferiche, attorno alla metà degli anni Novanta, più di vent'anni dopo la sua introduzione con il System/370). Come già ricordato altrove in questo sito, nella realizzazione dei circuiti MST IBM fece largo uso di schemi logici standardizzati e, a partire dalla metà degli anni Settanta, di gate array MSI/LSI prima bipolari e poi MOS. I circuiti  logici MST sono caratterizzati da un minimo numero di resistenze e capacità integrate: la maggior parte di esse si trova infatti esternamente, sulla scheda (sono i piccoli componenti rettangolari neri e bianchi visibili nell'immagine sopra). Molte schede MST hanno connettori sia dal lato del backplane che da quello opposto, il che permette ulteriori connessioni grazie a particolari "ponti" realizzati con circuito stampato ad 1 o 2 livelli, incrementando così il numero di connessioni utili per unità di superficie.

2.7.2015 - Scheda della CPU di un mainframe IBM System/370 modello 145, con circuiti MST (questo esemplare è del 1982). Si noti che alcuni moduli riportano la sigla "CTS".

Questa scheda SLT del 1971 proveniente da un lettore/perforatore di schede IBM 129 Card Data Recorder (vedi), successore del diffusissimo modello 029 commercializzato ai tempi del System/360. Contiene 6 shift-register dinamici da 480 bit, per un totale di 5.760 bit corrispondenti a 960 caratteri EBCDIC con codifica a 6 bit per carattere. 960 caratteri rappresentano la "capacità" di una singola scheda perforata IBM a 96 colonne (per 10 righe), formato alternativo rispetto alle tradizionali 80 colonne, introdotto nel 1969 assieme al minicomputer System/3 ed al Data Recorder 5496. Il medesimo tipo di shift register sono stati usati anche nel terminale 3277 (appartenente alla famiglia IBM 3270). Gli shift-register sono un esempio di memoria seriale. Durante i primi anni Settanta essi presero il posto, nel settore delle macchine da ufficio, delle memorie a linea di ritardo magnetostrittive impiegate ad esempio nei terminali IBM 2848 e 2260. Il terminale Datapoint 3300 impiegava 44 shift-register da 200 bit ciascuno per una capacità complessiva di 1.800 caratteri a 6 bit, ovvero 25 righe per 72 colonne di testo. In queste applicazioni essi erano anche chiamati "buffer circolare" o "memoria circolare" (imperfetta traduzione dell'inglese "circulating memory"). Gli shift-register visibili qui sono stati fabbricati nel 1971 dalla AMi con processo PMOS e sono equivalenti al tipo S1685. Contenuti in package metallico TO-8 a 12 pin, funzionano ad una frequenza massima di 1 MHz e sono compatibili coi livelli di segnale TTL a 5 V.

Pagina in cui si parla dell'AMI S1685: http://www.oldatheart.co.uk/computers.html

Anche: http://www.trevormarshall.com/byte_articles/byte18.htm

Schede SLT dell'IBM 129 tra cui una identica a questa: http://en.wikipedia.org/wiki/Keypunch#/media/File:IBM_129_SLT_modules.jpg

Altro esempio di schede (MST) con shift-register AMi da 480 bit di capacità, provenienti probabilmente dalla logica di controllo di un terminale (1973).

Chip di DRAM CMOS da 1 Mbit fabbricato da IBM negli stabilimenti di Poughkeepsie incluso in una placchetta adesiva pubblicitaria (1987). IBM è stata il primo produttore di calcolatori elettronici ad introdurre nei propri sistemi commerciali chip di memoria di questa capacità. I primi calcolatori IBM che li hanno impiegati sono stati quelle della serie 43xx.

This 1 Mbit CMOS DRAM chip, made by IBM at Poughkeepsie around 1987, is encased in a transparent adhesive "bubble" of resin. A nice tech gift for IBM’s salesmans. Big Blue pioneered the use of such DRAMs in commercial systems (43xx).

Sintesi delle principali tappe dell'evoluzione delle RAM fabbricate da IBM, dal 1972 al 1987 (introduzione della prima DRAM CMOS da 1 Mbit). Le DRAM da 1 Mbit sono state impiegate per la prima volta nel Disk Cache Subsystem IBM 3990 (il primo computer a farne uso è stato il 4341, vedi sopra).

Articolo apparso nel 1978 sulla rivista New Scientist che annuncia l'avvio da parte di IBM della produzione di chip DRAM da 64 Kbit, 300 ns.

Fermacarte promozionale contenente alcuni chip sviluppati da IBM alla fine degli anni Settanta. A destra si vedono 4 chip DRAM CMOS da 64 kbit (vedi immagine più sopra). Al centro ci sono tre chip DRAM da 32 kbit. I due chip a sinistra sono microprocessori MOS impiegati in alcuni prodotti IBM. Esistono più versioni di questi fermacarte, realizzate a scopo pubblicitario in anni diversi, che contengono chip diversi (vedi ad esempio questa pagina) ed hanno diverso colore (rosso oppure blu). Lo stabilimento IBM menzionato in questo esemplare del 1978 è quello di Manassas, in Virginia, nel quale si producevano memorie ed altri integrati logici. I chip di memoria da 32 e 64 kbit sono stati impiegati, ad esempio, nei calcolatori IBM 4341 e 4361. Tutti questi componenti erano fabbricati col processo SAMOS sviluppato dalla stessa IBM nella seconda metà degli anni Settanta: "SAMOS" è l'acronimo di Silicon and Aluminium MOS.

26.4.2015 - Portachiavi promozionale con modulo MST e 4 chip fabbricati con la medesima tecnologia.

Wafer IBM da 2,5 pollici con integrati logici MST. Questo esemplare è datato 1982 e proviene dagli stabilimenti di East Fishkill.

Wafer da 3 pollici di integrati logici TTL LSI fabbricato negli stabilimenti IBM di East Fishkill, circa 1983 (stando alle informazioni del venditore). Questi integrati vengono montati con la tecnica flip-chip denominata C4 (Controlled-Collapse Chip Connection: vedi http://en.wikipedia.org/wiki/Flip_chip). Il wafer proviene dalla collezione personale di un ex impiegato IBM.

Dettaglio di una parte del wafer IBM riprodotto più sopra, in cui si vedono meglio sia i diversi livelli di interconnessione/metallizzazione, sia le microsfere (solder ball) che servono come punti di contatto tra il chip ed il substrato nel package, e che in fase di saldatura vengono fuse oppure fatte collassare mediante impulsi di ultrasuoni di frequenza ed intensità appropriate (ultrasonic bonding) oppure ancora mediante combinazione di calore ed ultrasuoni (thermosonic bonding). Le dimensioni dei singoli chip sono circa 4x4 millimetri. Un capello presente nella parte alta dell'immagine dà un'idea della dimensione delle solder ball (nell'ordine dei centesimi di millimetro). La metallizzazione è in Alluminio. Circuiti di questo tipo sono stati impiegati, ad esempio, nei mainframe IBM 3081 e 43xx e nell'IBM System/38. La complessità logica massima è di 704 gate per chip.

Vedi: http://flipchips.com/tutorial/bump-technology/solder-bump-flip-chip/

Questa immagine, tratta da questa pagina web, raffigura due chip logici IBM bipolari da 704 gate simili a quelli nel wafer visibile sopra. I chip sono contenuti in una delle diverse versioni di un fermacarte promozionale IBM in plexiglass, del tipo di quelli raffigurati in altra sezione di questa pagina.

13.5.2015 - Portachiavi promozionale contenente due chip logici bipolari del tipo di quelli riprodotti più sopra. Oggetti come questo venivano offerti ai visitatori degli stabilimenti IBM (in questo caso quelli di  East Fishkill) oppure, più di frequente, ai dipendenti degli stessi ed ai rivenditori autorizzati.

Fermacarte ricordo per i dipendenti degli stabilimenti IBM di East Fishkill contenente un chip logico bipolare fabbricato con tecnologia ATX-4 a 1 micron, utilizzato nei mainframe Enterprise System 9000 prima del passaggio alla tecnologia CMOS. "High-speed silicon bipolar technology continues to meet the demands of integrated circuits for mainframe computers. IBM has developed an advanced bipolar logic and high-speed array technology for its Enterprise System/9000™ systems. This technology, code-named ATX-4, is composed of trench-isolated, double-polysilicon self-aligned bipolar devices, and has four fully planarized wiring levels with interlevel connecting studs. Chip fabrication has been implemented in 1-μm ground rules and is in full-scale manufacturing. ATX-4 represents a significant advance in providing higher-speed and lower-power logic at increased levels of integration compared with that of the ATX-1 technology used in previous generations." (da IBM Journal of Research and Development, vol. 36 issue 5, 1992, pp. 821-828). Vedi: http://researchweb.watson.ibm.com/journal/50th/devices/brown.html. Questo esemplare è stato regalato nel 1993 ad un ingegnere IBM ora in pensione.

29.7.2015 - Wafer da 125 mm contenente integrati CMOS VLSI IBM, siglato "6RH37L008Y" (in basso), verosimilmente la stessa sigla dei componenti finiti e completi, e nella riga sottostante "3N270506". Apparteneva ad un ex ingegnere IBM che ha lavorato molti anni negli stabilimenti di East Fishkill. Nella parte alta si vede la sigla "8531": è la data di fabbricazione o qualcos'altro? Questo è il primo wafer IBM CMOS integro e completo, fino al livello di metallizzazione superiore, che sono riuscito ad ottenere. Che siano effettivamente integrati CMOS mi è stato assicurato da chi me l'ha venduto, che però non ha altre informazioni al riguardo.

Dettaglio di un chip del wafer riprodotto sopra. Come si può vedere si tratta con tutta probabilità di un ASIC in cui c'è una parte considerevole di logica standard cell (almeno così la vedo io) e alcune memorie. Si vedono molto bene anche i punti di saldatura (balls) con le linee di segnale e di alimentazione del package; il chip viene montato flip-chipped, cioè a faccia in giù. Entrambe le immagini sono state acquisite con uno scanner Epson;  ho eseguito la scansione del wafer intero a 300 dpi mentre il dettaglio del singolo chip è a 1.200 dpi. Lo scanner non riproduce esattamente la colorazione visibile a occhio nudo, che al contrario di quanto appare tende al grigio e non al giallo. Qui sotto si può vedere, a destra, la microfotografia di un chip VLSI IBM strutturalmente simile, assieme al relativo package. La foto riuscirebbe probabilmente molto più nitida e dettagliata con un vero microscopio, che io purtroppo non possiedo...

Le fotografie dettagliate di chip IBM sono rare: queste, pubblicate nella pagina http://radiopicture.listbb.ru/viewtopic.php?f=3&t=28 ed in altre dello stesso sito, sono tra le poche disponibili nel Web. L'immagine è un collage di foto eseguite da un utente del sito con una fotocamera digitale Canon EOS 500D, un tubo macro con anello di inversione, un obiettivo 50mm ed un illuminatore anulare a LED autocostruito. Le didascalie sono del sottoscritto. Come si può vedere si tratta di gate array, sicuramente (a destra) e probabilmente (al centro) CMOS, bipolari (forse) a sinistra, tutti montati con tecnologia flip-chip C4 (un brevetto IBM). Le fotografie sono molto interessanti -e ben fatte- anche perché mostrano sia il chip che il suo package ed i punti di contatto tra chip e substrato. Nella pagina Web indicata sopra è possibile vedere e scaricare le immagini a piena risoluzione, davvero notevoli.

Anche queste immagini sono tratte dalla pagina http://radiopicture.listbb.ru/viewtopic.php?f=3&t=28 (il "collage" e le didascalie sono miei). Molto interessanti perché mostrano come i moduli IBM possano contenere anche due o più chip sul medesimo substrato (ad esempio memorie RAM nel caso a destra).

7.5.2015 - Array logici LSI FET in package PGA bianco a 40 piedini sulla scheda processore di un IBM 3740 Data Entry System (DES), circa 1976. 

11.2.2016 - Vista parziale della scheda madre di un IBM 5322 "Datamaster" (in Italia più noto come Sistema/23). Questo esemplare è del 1982. Il 5322 è stato introdotto nel Luglio 1981 e commercializzato fino al 1985; tecnologicamente è considerato il diretto predecessore dell'IBM PC (5150), anch'esso presentato nel 1981, ad un solo mese di distanza dal Datamaster. E' storicamente importante in quanto è stato il primo personal computer IBM basato su CPU a microprocessore monolitico (un Intel 8085 a 4,77 MHz, che nella foto si trova a destra immediatamente sotto la doppia fila di ROM di sistema ed è siglato PI P A 874205) ed il primo calcolatore IBM dotato di CPU di terze parti (Intel, appunto). Il predecessore IBM 5120 era invece basato sulla CPU proprietaria IBM PALM a 1,9 MHz. L'aspetto esteriore del 5322 era quello di un desktop all-in-one con display testuale da 12 pollici a fosfori verdi (24 righe/80 caratteri), tastiera a 83 tasti e due floppy drive da 8" (a doppia faccia/doppia densità, con capacità pari a 1,2 MB) integrati; la RAM di base era ampia 64 KB incrementabili fino a 256 (grazie ad un'apposita logica di bank-switching) con l'aggiunta di apposite schede di espansione. La ROM da 112 KB conteneva invece il sistema operativo ed un interprete BASIC. Il Sistema/23 era una macchina abbastanza potente per l'epoca in cui venne introdotta; progettato per essere immediatamente pronto all'uso senza richiedere complicate operazioni di configurazione, ebbe un discreto successo di vendita anche in Europa, soprattutto grazie alla qualità ed al numero di software disponibili, principalmente gestionali ed altre applicazioni da ufficio. Si trattava di un sistema relativamente ingombrante (43 Kg compresa la stampante, anche a causa del doppio drive da 8 pollici) ma non molto costoso rispetto agli standard del tempo (9.000 Dollari il prezzo di lancio in configurazione base nel 1981). Il 5322 venne progettato e realizzato dal medesimo team che sviluppò l'IBM PC. L'IBM scelse probabilmente i floppy da 8'' anziché quelli più moderni da 5,25'', all'epoca già diffusi, probabilmente per poter impiegare anche nel 5322 gli stessi drive già in uso in molti altri suoi sistemi. Il Sistema/23 era rivolto agli uffici di medie dimensioni ed alle piccole imprese, avendo la possibilità di essere adoperato contemporaneamente da due operatori (uno in locale ed uno su terminale).

Vedi: http://www-03.ibm.com/ibm/history/exhibits/pc/pc_9.html; http://www.oldcomputers.net/ibm5322.html

Scheda IBM (1985) con moduli di DRAM CMOS da 64 KByte (siglati IBM 7414 ESD, in alto) ciascuno dei quali contiene 4 chip da 8 KByte.

Esempio di scheda di memoria IBM (per AS/400, utilizzata anche nel Disk Cache Subsystem IBM 3990), capacità 8 MB con ECC, che utilizza chip di memoria CMOS da 1 Mbit (ciascuno dei moduli può contenere 1, 2 oppure 4 chip).

Questa memoria del 1974, a suo tempo impiegata in un minicomputer IBM System/3 Modello 12 (così mi ha assicurato chi me l'ha regalata), impiega chip DRAM da 256 bit basati su transistor FET, con celle a singolo transistor. Ne esistono anche con chip da 512 bit e da 1 kbit. I chip di memoria sono gli otto componenti a sinistra marcati "IBM 7070". Si tratta in effetti di moduli MST ciascuno dei quali può contenere due oppure quattro chip. La capacità totale della scheda è di 2 KB. Vedi http://www.corestore.org/3.htm (System/3). Questo tipo di memoria, sviluppato da IBM all'inizio degli anni Settanta, è stato impiegato in molti diversi calcolatori, dai mainframe S/370 (che già, come gli S/360 più recenti, ad es. il Modello 195, avevano fatto uso di RAM bipolari) al 5100, da molti considerato il primo personal computer IBM. Ricordiamo che la cella DRAM a singolo transistor, elemento base delle moderne memorie RAM dinamiche usate in ogni tipo di computer, venne sviluppata proprio dai ricercatori IBM del Watson Research Center. Le prime versioni impiegate ad es. nel System/370-145 contenevano 4 chip da 128 bit ciascuno, per una capacità totale di 512 bit (0,5 kbit) per modulo (vedi http://smithsonianchips.si.edu/ibm/ibm.htm).

Aggiornamento Novembre 2012

Sulla base del FRU 8238725 (in alto a destra) questa scheda è stata identificata come una memoria RAM da 2 Kword (2 KB) appartenuta ad un IBM 3741 Data Entry System. Una scheda identica è visibile nel 3741 Maintenance Library, disponibile in formato PDF nel sito Bitsavers.org.  E' comunque vero che schede RAM dello stesso tipo sono state usate in alcuni modelli di calcolatori System/3. 

Immagine promozionale IBM (1973 circa) che evidenzia il rapporto di dimensioni tra gli anellini di ferrite utilizzati nelle memorie a nuclei magnetici dell'epoca ed un modulo MST nel quale sono alloggiati due oppure quattro chip di DRAM FET da 512 bit, del tipo di quelli visibili nella precedente fotografia.

Vedi:  http://www.ieee.org/portal/cms_docs_sscs/sscs/08Winter/dennard_hi_res01484036.pdf (Evolution of the MOSFET Dynamic RAM - A personal View).

Anche: http://portal.acm.org/citation.cfm?id=1664871 (Solid-state Memory Development in IBM, IBM JRD vol. 25 issue 5, 1981).

Anche questo link (richiede registrazione), MOSFET memory circuits (Proceedings of the IEEE, vol. 59 issue 7, 1971).

Pagina dedicata a Robert Dennard, l'inventore della DRAM MOSFET: http://www.fi.edu/winners/2007/dennard_robert.faw?winner_id=4407

Anche: http://www.cs.huji.ac.il/course/2003/postPC/docs/Critchlow1999.pdf (MOSFET Scaling - The Driver of VLSI Technology)

Anche: http://icknowledge.com/history/1970s.html

Delle prime memorie IBM a circuito integrato si parla anche in Main Monolythic Memory, di J. K. Ayling e R. D. Moore, pubblicato in Semiconductor Memories, IEEE Press 1972, pag. 219 e segg.

Sviluppo dei circuiti integrati monolitici IBM

Il primo integrato monolitico venne fabbricato da IBM nel 1966: si trattava di una semplice memoria RAM bipolare a 16 bit, chiamata SP-95 (A 16-bit Monolithic Memory Array Chip, Journal of Applied Physics, 37-1966). La sua struttura regolare ed ordinata poteva essere realizzata con le medesime maschere per litografia e gli stessi processi di diffusione già impiegati nella produzione dei circuiti ibridi SLT. Con questo primo circuito, IBM sperimentò già due elementi chiave poi ripresi nelle successive generazioni di integrati logici: l'incapsulamento con ossido di silicio vetrificato e la connessione del chip col metodo C4 (Controlled-Collapse Chip Connection), evoluzione della tecnica flip-chip impiegata nei moduli SLT ed A-SLT. Questo particolare procedimento, che per l'allineamento col substrato sfruttava le forze di tensione superficiale durante la saldatura, è rimasto in uso fino alla metà degli anni Ottanta ed è stato progressivamente perfezionato fino a consentire la connessione di circa 300 terminali per chip (Design of Monolithic Circuit Chips, IBM Journal of Research and Development, 10-1966). Alla fine degli Sessanta quattro impianti IBM, di cui uno in Germania, si occupavano della produzione di circuiti integrati: ciascuno di essi era inoltre specializzato nella ricerca e sviluppo di un particolare aspetto del processo di fabbricazione (diffusione, metallurgia, litografia ecc.) Il lavoro di ricerca portò rapidamente allo sviluppo di tecnologie avanzate per la manipolazione automatica dei wafer, per la loro lappatura di precisione, per l'applicazione del photoresist e così via. Tra il 1967 ed il 1968 vennero completati il progetto e quindi la realizzazione di tutta una classe di nuovi integrati logici, chiamata MST (Monolithic System Technology), impiegata nei calcolatori System/370 ed in molti altri prodotti IBM, caratterizzata da una velocità di commutazione di 6-10 ns. All'inizio degli anni Settanta, dopo il successo del primo chip di memoria da 64 bit, vennero sviluppati i primi moduli multichip, che in unione ai chip di memoria bipolari da 128 bit (A High-Performance Monolithic Store, ISSCC Digest of Technical Papers, 36-1969; Bipolar LSI for Main Memory, ISSCC Digest of T. P., 78-1971) permisero di ottenere i moduli da 0,5 kbit (512 bit) impiegati per la prima volta nel System/370-148. Sempre all'inizio degli anni Settanta cominciarono ad imporsi all'attenzione gli integrati logici basati su transistor ad effetto di campo (FET), noti come IGFET (Insulated-Gate FET). Essi, pur avendo caratteristiche di velocità inferiori rispetto a quelle dei circuiti bipolari, risultavano più semplici da produrre e nello stesso tempo consentivano maggiori densità di integrazione. Un aspetto chiave nella fabbricazione di integrati FET (e MOS) è la pulizia dell'intero processo produttivo, che deve essere molto maggiore di quella richiesta dai circuiti bipolari. IBM si trovò quindi nella necessità di sviluppare nuove linee di produzione ad hoc, parallele a quelle già in funzione. Il progetto della prima famiglia di integrati FET prese il nome di Emerald. Si trattava, contrariamente ad MST, di un gruppo di circuiti logici semi-custom a media scala di integrazione, realizzati facendo uso (per la prima volta) di specifici software di progettazione logica. I circuiti Emerald, introdotti nel 1971 con una capacità media di 300 gate logici per chip, venivano di volta in volta personalizzati secondo le specifiche esigenze di progetto della macchina alla quale erano destinati (Gate Array Experiences in IBM, Paper No. 22-3, Electro-80 Conference Record; A 1500-gate Random Logic LSI Masterslice, ISSCC Digest of T. P., 60-1979). Nello stesso periodo IBM introdusse una ROM FET da 18 kbit, che fu il banco di prova per la tecnologia che venne poi impiegata nella fabbricazione delle prime RAM FET da 1 e 2 kbit (sviluppate in Germania, a Boeblingen). Sempre nel 1971 IBM sviluppò un nuovo tipo di substrato da impiegare con i chip logici LSI, ottenuto con un processo chiamato Metallized Ceramic (MC) e che consentiva un massimo di 100 piedini (pin) per modulo. Alla metà degli anni Settanta IBM iniziò la progettazione di integrati logici a larga scala di integrazione, sia bipolari che MOS. I primi, con una capacità di 704 porte NAND e 80 driver, vennero usati nei calcolatori 3081 e derivati; i secondi, fabbricati con l'innovativa tecnologia SAMOS (Silicon and Aluminium MOS) diedero vita, a partire dal 1981, ad una famiglia di memorie DRAM MOS ad alta capacità (da 18 a 64 kbit per chip: Solid-State Memory Development in IBM, IBM Journal of Research and Development, 25-1981) e basso costo, che vennero impiegate in moltissimi prodotti IBM degli anni Ottanta.

Evoluzione delle memorie IBM a circuito integrato monolitico

Quando alla metà degli anni Sessanta vennero progettate le prime RAM a circuito integrato monolitico, la tecnologia di gran lunga dominante nel campo delle memorie per calcolatori elettronici era quella dei nuclei magnetici, introdotta all'inizio degli anni Cinquanta. Appariva evidente come le memorie a circuito integrato presentassero un innegabile vantaggio e cioè la molto maggiore densità, sia per quanto riguarda la memoria vera e propria sia per la possibilità di integrare nello stesso chip che contiene la memoria stessa anche i driver e le interfacce. Per anni tuttavia le memorie basate su circuiti integrati dovettero fare i conti con un elevato costo per bit e con un'affidabilità non ancora al livello delle concorrenti a nuclei. Le ricerche svolte da IBM si rivolsero dunque innanzitutto alla riduzione del costo medio per bit, che venne perseguita progettando celle di memoria il più possibile compatte (onde minimizzare l'area di silicio occupata). Il processo di fabbricazione bipolare impiegato da IBM si dimostrò poi, alla prova dei fatti, più affidabile di quanto ci si attendeva. La prima applicazione commerciale di una memoria a circuito integrato in un prodotto IBM si ebbe nei calcolatori System/360-91  e -95, in particolare nella piccola e veloce memoria SPM (Storage Protected Memory). La versione a nuclei della SPM era organizzata in 64 parole (word) da 20 bit, con un tempo di ciclo di 350 ns; la controparte a circuiti integrati aveva una capacità di 128 word a 16 bit ed un tempo di ciclo di 300 ns. Il progetto di questa memoria iniziò nell'autunno del 1965; il chip di memoria, basato su celle a 5 transistor, venne concepito da Farber e Schlig e reso pubblico nel 1966. L'impiego delle celle a 5 transistor, relativamente grandi, fu deciso sulla base della loro velocità elevata e della lettura non distruttiva (NDRO), entrambi elementi chiave in una memoria SPM. La prima memoria IBM a circuito integrato, nota come SP-95 o Phase I,  usava 16 celle di questo tipo, organizzate in matrice 4 per 4, senza l'aggiunta di circuiti di decodifica né di comando (driver). La capacità totale della SPM poteva arrivare fino a 1024 word da 9 bit. Presentata nel Gennaio 1966, questa memoria fu il primo esempio di RAM a circuito integrato monolitico impiegata in un calcolatore elettronico commerciale. Il secondo impiego di una memoria a integrati bipolari monolitici in un sistema IBM fu la cache del System/360-85, ampia 16 KB con un ciclo di soli 80 ns. Per ottenere questa notevole prestazione IBM sviluppò l'evoluzione della sua prima memoria monolitica, e la chiamò Phase 2. Introdotta nel Settembre 1967 e presentata ufficialmente nel 1969, si basava su chip bipolari con una capacità di 64 bit ed una dimensione di soli 2,85 mm di lato. Essi contenevano anche la logica di decodifica, ed assorbivano circa 112 mW ciascuno. Il tempo medio di lettura era di 7 ns, contro i 12 ns mediamente richiesti dalla scrittura. Tali chip erano fabbricati con processo bipolare a 5 micrometri, con singolo livello di metallizzazione (interconnessione) in Alluminio. Venivano montati a coppie in moduli da 1,27 cm di lato, dotati di 23 piedini. Ciascun chip integrava 664 componenti. Nel 1969 venne quindi sviluppato un chip di memoria, con organizzazione 32 per 3 bit, che impiegava un nuovo tipo di cella progettato da Harper e noto come Cross-Coupled Double Emitter (CCDE - Non Destructive Read Transistor Memory Cell, US Pat. 3.423.737, 6/65). Fu questo il primo chip di memoria di tipo "fully-decoded"; trovò applicazione, fra l'altro, nei calcolatori System/370-158 e -168. La RAM 32 x 3 venne in seguito riprogettata con la nuova tecnologia a 2 micrometri ed isolamento in ossido (1976) e con alcune modifiche circuitali per migliorarne la velocità. Il chip risultante fu impiegato nei calcolatori della famiglia 3030. Ulteriori migliorie vennero presentate nel 1971 all'ISSCC (Wiedmann e Berger: High-Density Static Bipolar Memory, ISSCC Digest of T. P., XVI-1973); esse portarono allo sviluppo di un chip con organizzazione 512 x 10 (con 1 bit di ridondanza) e tempi di accesso compresi tra 30 e 40 ns. Tale chip venne estesamente utilizzato nei calcolatori della famiglia 4300 in appositi moduli multichip.

Nel Gennaio 1968 IBM prese la decisione di sospendere lo sviluppo delle memorie a nuclei magnetici per concentrarsi unicamente su quelle a circuito integrato, da impiegare non solo come cache o nei buffer, bensì anche come RAM principale. Questa decisione condusse allo sviluppo dei chip di memoria bipolari da 128 bit noti come "Phase 2I", che furono i primi integrati effettivamente competitivi con le memorie a nuclei in termini di costo per bit e di affidabilità. Impiegavano le celle di Harper descritte sopra ed avevano una semplice organizzazione 128 x 1. Introdotti nell'Agosto 1969 (Gates, Kinney, North, Bipolar LSI for a Main Memory, ISSCC Digest of T. P., XIV-1971), venivano montati in doppia coppia in appositi moduli a due livelli, ottenendo una capacità di 512 bit per modulo. A loro volta i moduli erano collocati in schede con una capacità di 48 kbit (49.152 word da 9 bit), annunciate nel Settembre 1970 ed impiegate per la prima volta nel System/370-145 (Marzo 1971). Nel 1970 incominciò anche il progetto dei chip da 256 bit, che vennero poi messi in produzione l'anno successivo ed utilizzati in moduli da due integrati ciascuno. La prima memoria IBM da 1 kbit venne completata nel Marzo 1972 ed applicata in un sistema commerciale nel Giugno di quello stesso anno. La dimensione del chip era di 3 per 3,8 mm, con un tempo di accesso medio di 90 ns a livello di scheda di memoria; allorché veniva usata come memoria buffer (o cache), i tempi scendevano a 13 ns per l'accesso ed a 45 ns di ciclo. Anche questo chip di memoria veniva montato in moduli da 4 integrati, disposti in doppia coppia su due livelli. Tali chip furono inizialmente impiegati nei System/370-138 e -148 e successivamente nella cache del -168 e del 3033. Alla metà degli anni Settanta la tecnologia delle memorie si spostò con decisione verso gli integrati MOSFET, dal momento che quelli bipolari, pur veloci, soffrivano di alcune importanti limitazioni in fatto di densità e di costo medio per bit. IBM aveva iniziato molto presto la ricerca nel settore MOSFET, tanto da poter iniziare la produzione di memorie da 1 kbit e buona velocità (50 ns) nel 1971. Queste memorie furono impiegate nel System/370-158. A differenza della prima RAM MOS commerciale, l'Intel 1103 (1970), le memorie IBM erano di tipo NMOS (MOS a canale N). Le prime DRAM IBM da 64 kbit vennero fabbricate nel 1976 e messe in produzione di massa l'anno successivo. Il loro primo impiego fu la memoria principale del calcolatore 4341 (1979). IBM decise di orientarsi sulla tecnologia NMOS piuttosto che sulla concorrente PMOS all'inizio degli anni Sessanta, precisamente nel 1963. Il motivo di questa scelta era la possibilità dei circuiti NMOS di operare a frequenze superiori rispetto alle controparti PMOS. Tuttavia, la fabbricazione di integrati NMOS affidabili, sia logici che di memoria, comportava diverse difficoltà di produzione che vennero di volta in volta superate con l'adozione di processi poi divenuti standard nell'industria dei semiconduttori. I primi passi di IBM nel settore dell'integrazione a larga scala (LSI) NMOS furono tutti tesi alla progettazione di circuiti logici. A partire dal 1966 IBM si concentrò anche sulle memorie, sia statiche che dinamiche. Furono sviluppati alcuni chip di prova da 48 bit (1966), da 128 bit (1967) e da 512 bit (1968). Parallelamente IBM studiò ed introdusse alcune innovazioni-chiave nella tecnologia delle DRAM: in particolare, la cella a quattro transistor (1970), quella a tre transistor ed infine la cella ad un solo transistor. Quest'ultima, concepita da R. Dennard nel 1968, impiega un transistor MOSFET come switch ed un condensatore MOS come elemento di memoria ed è divenuta rapidamente lo standard nelle DRAM ad alta capacità. I primi esempi di memorie MOSFET IBM pronte per l'impiego in sistemi commerciali risalgono al 1968; il loro sviluppo richiese la soluzione di alcuni importanti problemi relativi alla saldatura, all'isolamento ed alle tensioni di lavoro. Le prime memorie MOSFET commerciali di IBM furono i chip da 1 kbit (1971) e da 2 kbit (A High-Performance Low Power 2048-bit Memory Chip in MOSFET Technology and its Applications, IEEE J. Solid-State Circuits SC-11). Questi ultimi, in particolare, vennero usati a estesamente a partire dal 1975 nelle macchine della serie 3030, laddove erano montate in appositi moduli da 4 chip per un totale di 8 kbit, con un tempo di accesso medio di 50 ns ed una capacità di 32 KB per scheda. Gli integrati DRAM da 64 kbit, presentati nel 1975 e basati sulla tecnologia SAMOS (Silicon and Aluminium MOS) a 45 nm, anch'essi montati in moduli da 4 od 8 chip, furono invece introdotti nel 1979 e trovarono impiego nei sistemi 4331/4341 e nel System/38.

Vedi Pugh et al.,  Solid State Memory Development in IBM, IBM Journal of Research and Development, vol. 25 - 1981, pag. 585.

Aggiornamento Luglio 2012 - Breve storia dell'evoluzione dell'industria delle DRAM

La storia delle memorie DRAM, in termini di tecnologia e di strategie commerciali, è strettamente legata a quella più generale dell'industria dei semiconduttori, il cui sviluppo e le cui dinamiche competitive hanno un significativo e diretto effetto sull'evoluzione delle memorie. Iniziando dall'introduzione della prima DRAM a circuito integrato si possono riconoscere tre distinti periodi, corrispondenti alle diverse regioni geografiche che hanno dominato il mercato delle memorie: Stati Uniti, Giappone, Corea. Nel 1975 i produttori americani (Intel in primis, col 46%, seguita da Texas Instruments col 25% e da Mostek col 14%) si dividevano oltre il 90% del mercato globale delle DRAM; nel 1990, più nessuno di essi aveva una quota superiore all'8% (ed i 5 principali erano stati nel frattempo sostituiti da altrettante compagnie giapponesi e coreane: Toshiba, Samsung, NEC, Mitsubishi, Hitachi); nel 1992 infine, cominciò l'epoca di predominio dei fabbricanti coreani (Samsung e altri) che si afferarono definitivamente entro l'inizio del 2000. Fino dall'invenzione del transistor nel 1947 ad opera di ricercatori dei Bell Labs (Laboratori Bell), i notevolissimi finanziamenti governativi - soprattutto nel settore aerospaziale e della difesa - avevano sostenuto in modo rilevante lo sviluppo dell'industria statunitense dei semiconduttori, al punto che è possibile oggi affermare che senza tali sussidi essa non sarebbe potuta crescere così rapidamente come è avvenuto nel corso del ventennio 1950-1970. La realizzazione delle prime DRAM a circuito integrato da parte di Intel (che si è affermata con la famosa 1103) ed altri pionieristici produttori oggi scomparsi o dimenticati (Fairchild, Advanced Memory Systems, AMI) è anch'essa figlia, sebbene indirettamente, di questi investimenti pubblici e del supporto dato da essi all'industria USA. I produttori statunitensi potevano quindi contare su una profonda relazione in termini di recerca e sviluppo col Governo da una parte e con l'industria della difesa dall'altra, che rappresentava per loro un notevole vantaggio competitivo sui loro concorrenti. Alcune specifiche caratteristiche dell'industria delle memorie (elevati investimenti iniziaoli richiesti, breve ciclo di vita dei prodotti, necessità di continua innovazione) la rendono particolarmente sensibile alla dimensione ed alla pronta disponibilità dei capitali, siano essi pubblici oppure privati, in essa impiegati.

Memoria DRAM IBM a FET (1977) con una capacità di 8 kword con parità. Non mi è noto a quale macchina appartenesse; la scheda è comunque in "stile MST". Ciascun modulo contiene 2 integrati di memoria; il resto sono comuni TTL Texas Instruments denominati, in gergo IBM, VTL (Vendor Transistor Logic, cioè "TTL di terze parti"). Nella mia esperienza tutti i moduli "IBM 74" così come gli "IBM 7070" si sono rivelati memorie RAM. Come noto, c'è una lunga discussione tra appassionati e collezionisti circa il significato esatto di queste sigle, in mancanza di documentazione ufficiale; l'opinione prevalente, che condivido, è che esse identifichino l'impianto di produzione dei chip e dei moduli.

Scheda DRAM MOS IBM (1979/80) con integrati Mostek, probabilmente classici MK4116 da 16 kbit con marcatura IBM. La MK4116, introdotta nel 1976, impiegava tecnologie evolute (ad esempio il double-polysilicon gate), come già la MK4027 (fabbricata con processo Si-gate, ovvero gate al Silicio, anziché metal-gate come le precedenti DRAM Mostek). La MK4116 ebbe un grande successo commerciale tanto che venne clonata da parecchi produttori che realizzarono DRAM dalle caratteristiche quasi identiche. La sua diretta antenata MK4096, introdotta nel 1973, è stata la prima DRAM commerciale ad impiegare la cosiddetta "multiplazione degli indirizzi", in inglese address multiplexing, una tecnica ideata alla fine degli anni Sessanta da uno dei fondatori della Mostek, Robert Proebsting. Grazie ad essa i 4 kbit di capacità potevano essere indirizzati mantenendo lo stesso numero di linee di bus delle precedenti memorie da 1 kbit quali ad esempio la MK4006. Mostek poteva così adoperare package a 16 pin anziché a 22 (più costosi): questo approccio venne criticato da altri fabbricanti perché ritenuto lento, ma aveva il grosso vantaggio di ridurre il numero di connessioni esterne necessarie al funzionamento della memoria. Ad esempio, se la quantità di memoria presente nel chip quadruplicava, si rendeva necessario aggiungere 1 solo pin (è il caso della MK4116 da 16 kbit che ha 18 pin contro i 16 della MK4096 a 4 kbit). La MK4096 veniva fabbricata con processo NMOS con gate in alluminio. Questa DRAM, nonostante le eccellenti caratteristiche, faticò ad affermarsi sul mercato a causa della diffidenza dei potenziali clienti e degli altri fabbricanti nei confronti delle tecnologie impiegate in essa.

Address Multiplexing. The next milestone in the DRAM story was the establishment of the address multiplexed part which set the basic functional standard specification for some two decades. This is credited to Bob Proebsting of Mostek, who had introduced the idea to the market around 1975 in its MK4096 4K part. The key concept was that in the operation of a DRAM, the row address was required first to select all the cells on one column. Only after sensing would the column address be needed to select which column was to be written into or read out so that a Row Address Strobe (RAS bar as it was active low) could time the row addresses and a corresponding CAS bar would follow to feed in the Column addresses. RAS/CAS memories would go though multiple generations for the next two decades until the Synchronous DRAM (SDRAM) would be standardized by JEDEC (Joint Electron Device Engineering Council), the industry standardizing body. Even then, the command signals , would keep RAS and CAS names to ease understanding. Multiplexing the address pins in this way not only reduced the pin count needed but offered other functions. For refreshing the cells, no column address was needed, hence “RASonly refresh.” After a row was selected defining a “page” of data, several columns could be rapidly selected in “page mode,” although the pioneering part, the MK4096 was only a limited success as it used a more complex process than its competitors and did not use the emerging standard circuit approach of a balanced sense amplifier. This was all to change with the circuit genius of Paul Schroeder. The MK4027 replaced the earlier 4K and a closely related 16K, the MK4116 was to be a land-mark part in the industry.

The 16K and the MK 4116. The MK4116 was the definitive design of the 16K generation. Every part made by every maker was either an exact copy or at least owed a great deal to its design, with the sole exception of Fujitsu. The author’s company, MOSAID, alone sold its own version of the design to four companies and in the process standardized its nomenclature for the internal interfaces of the part. Cell size was reduced by the introduction of a second layer of polysilicon. Power was minimized by eliminating sense amplifier pull-ups and instead precharging bit lines to the full 12V-supply level. The column decoder was placed symmetrically in the center to give balanced access to both halves of the bit line. A novel clock buffer design minimized the power consumed in establishing charge on the “bootstrap” capacitor. This further increased speeds in the peripheral circuits. These clock buffers also drove the address input buffers that were themselves internally multiplexed to save silicon area. To ease debug testing, an ingenious “margin test” mode switched the internal write drivers from operating with the 12V drain voltage supply, VDD, to the 5V TTL I/O supply, Vcc, but only when an “illegal” low CAS bar input level was used. This allowed exploration of the cell operating margins by varying the levels written into the cell. The 4116 would be developed though “shrinking” the die in revisions A through G, each revision giving further improvements in cost and performance. The “F” version was found to have enhanced soft-error issues. The 16K generation was to be the last to use 12V, 5V and –5V supplies and was the last generation to be dominated by US semiconductor companies serving the merchant market. (The DRAM Story - IEEE Solid-State Circuit News, vol. 13 n. 1)

Vedi: http://www.mindspring.com/~mary.hall/mosteklives/history.htm (Mostek Lives); http://smithsonianchips.si.edu/augarten/p50.htm

Vedi: http://doctord.dyndns.org/Courses/UNH/CS216/Ram-Timeline.pdf (Semiconductor Memory Timeline)

Vedi: http://www.ieee.org/portal/cms_docs_societies/sscs/PrintEditions/200801.pdf (The DRAM Story - IEEE Solid-State Circuit News, vol. 13 n. 1)

Vedi: http://www.computerhistory.org/revolution/memory-storage/8/368 (MOS DRAMs replace magnetic-core arrays)

Anche: http://archive.computerhistory.org/resources/access/text/Oral_History/102658285.05.01.acc.pdf (Oral History of Robert Proebsting)

Anche: http://www.unipa.it/laser/edt/IEEE_25uchip1.pdf (25 Microchips that Shocked the World)

Anche: http://www.ifm.eng.cam.ac.uk/cim/imnet/papers2003/ma.pdf (The DRAM market structure: Rise and Fall of the concentration)

16.7.2015 - Scheda di memoria IBM (1984) con chip MST, TTL tradizionali (VTL = Vendor Transistor Logic in gergo IBM) e chip Intel ceramici con marcatura IBM 14 14, di difficile identificazione. La scheda dovrebbe provenire, se chi me l'ha ceduta è nel giusto, da un Communication Controller IBM 3745.

Scheda di memoria RAM di un IBM System/34 (1982). La capacità è di 16 KB (ne esiste una versione da 32 KB), con parità. Per il System/34 vedi ad esempio: http://www.corestore.org/34.htm. La scheda fa uso di moduli MST; quelli della DRAM sono marcati "IBM7070" e contengono 4 chip FET da 2 Kbit (in alto a destra ce n'è uno aperto) disposti su due livelli sovrapposti. I transistore (parte bassa della scheda) sono in altri esemplari dotati di dissipatori di calore. Il System/34, introdotto nel 1977, poteva avere un massimo di 256 KB di RAM.

Architetturalmente la CPU del System/34 è suddivisa in due unità di elaborazione separate: l'MSP (Main Store Processor), cioè il processore vero e proprio, ed il CSP (Control Store Processor), che è in effetti un processore di I/O. Questa organizzazione è stata ripresa nel System/36 e, con alcune varianti, nel System/38. Curiosamente l'MSP funziona ad una frequenza di clock molto inferiore al CSP: 1 MHz contro 4. Come tutti i mainframe ed i sistemi "midrange" IBM, il System/34 può contenere uno o più processori di I/O dedicati al controllo dei terminali e delle comunicazioni con le periferiche, chiamati nel suo caso MLCA (Multi-Line Communications Adapter). Vedi: http://halsoft.wordpress.com/2008/04/20/the-ibm-system34/

Vedi: http://archive.computerhistory.org/resources/text/IBM/IBM.System34.1970.120641280.pdf

Vista del retro della scheda riprodotta sopra, che mostra il circuito stampato (PCB) multistrato e la particolare disposizione dei piedini dei moduli della RAM. La scheda è in "stile MST" con due connettori "femmina" di backplane da 24 contatti ciascuno.

Scheda di memoria RAM per mainframe IBM System/370 Modello 145 (1969/70). Questa macchina è stata il primo calcolatore IBM ad impiegare una RAM principale interamente a semiconduttori (circuiti integrati): si tratta di chip bipolari da 128 bit di capacità montati a coppie in moduli MST (vedi a sinistra nella foto), prodotti ed assemblati negli stabilimenti IBM di East Fishkill (New York, USA). Le RAM statiche bipolari (TTL, DCTL, ECL), come ad esempio l'Intel 3101, la Fairchild 93403, la Texas Instruments SN7489) consentirono già alla fine degli anni Sessanta di superare in densità e velocità le memorie a nuclei magnetici, ma solamente con l'ingresso nella produzione su larga scala delle RAM MOS si ebbero memorie a circuito integrato davvero convenienti anche per le applicazioni di fascia media e bassa (terminali, periferiche, personal computer). Le prime RAM a circuito integrato erano state fabbricate tra il 1965 ed il 1966 e si trattava di semplici circuiti a 16 bit, in gran parte derivati dal brevetto depositato nel 1963 da R. Norman della Fairchild e ripreso poi, fra gli altri, anche dalla stessa IBM. Nel 1965 venne realizzata la prima RAM statica ad 8 bit, ad opera di un gruppo di ingegneri appartenenti a Signetics ed a SDS (Scientific Data Systems). Nello stesso anno IBM sviluppò la RAM a 16 bit SP-95, impiegata nelle cache del System/360 Modello 95. Le prime RAM a 64 bit comparvero tra il 1966 ed il 1967: tra queste la Transitron TMC3162 impiegata nel minicomputer Honeywell 4200, la Fairchild 9033 e la Texas Instruments SN7481.

Vedi: http://www.computerhistory.org/semiconductor/timeline/1966-RAM.html

Questa scheda RAM MST proviene da un mainframe IBM System/370-148, un modello midrange della famiglia 370 introdotto nel 1972. Nonostante manchi una sicura identificazione in base ai P/N (2731428E e 8232983E), non uso il condizionale dal momento che chi l'ha ceduta afferma di averla personalmente rimossa dalla macchina. Come si può notare, queste schede esistono in molte versioni che ricalcano tutte il medesimo schema di base ed impiegano, in sostanza, gli stessi componenti (chip RAM MOSFET, circuiti di interfaccia, condensatori discreti).

Modulo di memoria per terminale IBM contenente chip DRAM CMOS (1983).

Coppia di schede di RAM (da 64 KB l'una) per IBM System/36. Utilizzano una chip DRAM Siemens, l'altra chip Intel, da 16 Kbit tutti con sigle IBM (così come il resto degli integrati TTL). I chip di memoria sono sovrapposti (stacked) a coppie. 

L'S/36, qui sopra nell'originaria versione 5360, prodotto anche negli stabilimenti IBM di Santa Palomba (Italia), è stato un minicomputer dal grande e duraturo successo commerciale: commercializzato a partire dal 1983 fino al 2000, ha avuto una notevole diffusione in Europa soprattutto nelle versioni 5362 "Compact 36" (1984) e 5363 (1987). Minore diffusione hanno avuto la versione desktop 5364 "System/36 PC", in formato PC-AT, e la "Advanced 36" introdotta nel 1994. Tale successo (già nel 1986 venne venduto il centomillesimo esemplare) era dovuto all'affidabilità della macchina, alla sua flessibilità, alla presenza di un parco-software esteso e collaudato ed alle caratteristiche hardware indubbiamente notevoli, almeno fino alla metà degli anni Ottanta. Ad esempio, già nel 1983 un 5360 con 4 hard disk poteva avere una capacità di memorizzazione massima di 1,45 GB, valore molto elevato per l'epoca su questo tipo di sistema. Allo stesso modo la massima dimensione della RAM poteva essere di 1 MB, sicuramente non poco per quegli anni. Come il predecessore S/34, anche il System/36 aveva una CPU suddivisa in due processori a 8 bit fisicamente separati, dei quali uno (MSP) si occupava della vera e propria esecuzione dei programmi e delle funzioni di alto livello del sistema operativo mentre l'altro (CSP) gestiva l'I/O e le funzionalità di base del sistema, occupandosi anche del caricamento delle istruzioni dalla memoria e del loro invio all'MSP (agendo dunque come "processore di controllo"). MSP e CSP funzionavano in tandem, il che spiega le buone prestazioni del System/36 in rapporto alle basse frequenze di lavoro dei due processori (rispettivamente 1 e 4 MHz, come nel System/34). Vedi: http://en.wikipedia.org/wiki/IBM_System/36

Scheda RAM per controller di terminali IBM 3274/8, contenente chip DRAM Intel disposti a coppie sovrapposte (stacked).

8.8.2015 - Scheda di memoria RAM da 16 Kword a 16 bit proveniente da un minicomputer IBM della Serie 1 (Series/1, precisamente un Modello 5 o IBM 4955, 1981), realizzata con integrati Texas Instruments stacked (sovrapposti a coppie) ed ordinari integrati TTL. La Serie 1, intesa come concorrente di alcune diffuse architetture di minicomputer general purpose a 16 bit (DEC, Data General) ha avuto un successo commerciale ridotto ed inferiore alle aspettative di IBM. Ha trovato impiego soprattutto in ambito industriale e, limitatamente, in applicazioni da ufficio (database, software COBOL per sistemi bancari, applicazioni FORTRAN ecc.) Tecnicamente queste macchine, la cui architettura di sistema venne progettata da Don Estridge, erano costruite con un "mix" di ASIC IBM MST (gate array LSI) ed LSI ordinari di terze parti, denominati VTL o "Vendor Transistor Logic" in gergo IBM, per contenere i costi di produzione entro limiti accettabili. Il sistema operativo era l'EDX, sigla di Event Driven Executive. Potevano essere collegate molte diverse periferiche (le capacità di I/O erano in effetti uno dei punti di forza della Serie 1) tra cui ad esempio un disco rigido 4962 da 9,5 MB e floppy da 8 pollici con capacità di 180 KB. In questa pagina sono visibili le schede che compongono la CPU di un IBM 4956 (Series/1 Model 6). La Serie 1 venne annunciata dalla IBM General Systems Division nel 1976 e commercializzata fino alla seconda metà degli anni Ottanta (vedi). I modelli iniziali erano il 3 (4953) ed il 5 (4955), seguiti dai più evoluti 4 e 6. Tutti erano fabbricati dagli stabilimenti IBM GSD di Boca Raton (Florida) e montati in rack da 19 pollici ed avevano una capacità di memoria compresa tra 16 e 132 Kword, incrementabile a "passi" di 16 Kword (ovvero 32 KB). Il Modello 3 aveva una CPU con ciclo di 800 ns contro i 660 ns del più veloce Modello 5. Come si può vedere in questa pagina, nel 1981 un modello 4955/E con 192 KB di RAM e disco modello IBM 4963 "Piccolo" da 64 MB, completo di unità in virgola mobile, costava circa 65 milioni di Lire.

Vedi: http://www.ricomputermuseum.org/Home/equipment/ibm-series1 (Modello 4956E).

Vedi: http://www.dvq.com/ads/IBMSeries1.pdf

26.4.2016 - Scheda RAM da 256 KB per IBM System/1 con moduli contenenti 4 chip di DRAM ciascuno.

25.4.2015 - Scheda di memoria proveniente da un calcolatore IBM 4341 (1984) con DRAM Texas Instruments montate a coppie (stacked) e un modulo multichip bipolare, tipico di queste macchine. La capacità è probabilmente di 1 MB; il 4341 supporta un massimo di 16 MB di RAM.

Dettaglio di una scheda proveniente da un mainframe IBM 4341 con tre moduli multichip contenenti ciascuno da 5 a 7 integrati logici bipolari (TTL) LSI. Questi integrati sono in effetti gate array TTL contenenti 704 gate. Il medesimo tipo di gate array, contenuti però in package MST, è stato impiegato in molte altre macchine IBM (ad esempio il System/38 ed il System/36).

25.4.2015 - Dettaglio dei chip su una scheda della CPU di un mainframe midrange IBM 4331 (1981), primo membro della famiglia IBM 4300, commercializzato a partire dal 1979. I tre componenti più grandi sono moduli multichip. "The 4331 was announced in January 1979, and it featured a maximum main storage of one million characters of information. It could be installed in an office environment and was designed for the first-time computer user, such as a remote location within a larger enterprise. Shown here in a design model, the 4331 was capable of instruction rates four times that of a System/370 Model 115. It could be used with IBM input/output and communications devices already available at the time or with a new IBM 3310 disk storage unit".

Vedi: https://www.flickr.com/photos/raymondfrohlich/sets/1757320/

Una delle schede che formano la CPU di un mainframe IBM 4341 (dovrebbe essere del 1981, il 4341 è stato commercializzato a partire dal 1979). Le schede di questo tipo ed i rispettivi backplane sono fabbricati con una tecnologia nota come COB (Card On Board), introdotta da IBM nel 1977. Gli integrati sono, come spiegato in questa pagina, moduli multichip contenenti da 7 a 9 chip LSI bipolari (TTL) ciascuno dei quali integra 704 gate logici. Le dimensioni della scheda sono 11,32 per 17,46 centimetri. Il bus di backplane ha 268 contatti. Nel corso degli anni Settanta la complessità dei chip logici (sia TTL che MOS) ha superato le possibilità dei package IBM MST introdotti al tempo del System/370 e successivamente evolutisi dapprima nel formato a 28 mm e successivamente in quello a 36 mm, sempre con spaziatura dei pin di 100 mil (millesimi di pollice). Ricordiamo che i package MST si basano su un substrato di ceramica sul quale è depositato un singolo livello di piste di connessione in Alluminio tra chip (montato con tecnologia flip-chip C4) e package. Dal momento che all'epoca non erano state introdotte tecnologie di packaging ad elevata densità (staggered-PGA, montaggio superficiale), IBM decise di sviluppare dei moduli multichip, come quelli visibile qui, basati su un substrato ceramico multilayer a più livelli (MLC: MultiLayer Ceramic), per la precisione 23, di interconnessione (segnale) ed alimentazione. I moduli multichip dei mainframe 4300 "ospitano" chip TTL da 704 gate logici ed hanno diverse dimensioni: i più grandi hanno un lato di 50 mm e 361 piedini (pin) di collegamento con la scheda (MLC 50), gli altri un lato di 35 mm e 196 piedini (MLC 35) oppure di 28 mm e 116 piedini (MLC 28). La capacità espressa in termini di complessità circuitale è all'incirca equivalente a 700 integrati MST del tipo di quelli a 16 pin impiegati nel System/370; un singolo modulo multichip con substrato a 23 livelli, spesso circa 4 mm, contiene approssimativamente 500 centimetri di interconnessioni. I chip logici sono montati con tecnologia C4 ed hanno ciascuno 120 punti di contatto/saldatura. Mediamente, nella CPU 4341 i moduli MLC 50 contengono 6 chip logici su 9 "posti" disponibili. I moduli multichip dispongono anche di specifici punti di contatto per la prova funzionale e consentono sia di effettuare delle modifiche (reworking) delle connessioni, sia la sostituzione di eventuali chip difettosi. L'utilizzo di moduli multichip nella serie 4300 ha permesso ad IBM di ridurre di un fattore circa pari a 20 il numero delle interconnessioni a livello sia di singola scheda che di backplane, e di un fattore approssimativamente uguale a 30 la loro lunghezza totale, aumentando così l'affidabilità del sistema nel suo complesso. Quando venne introdotta la tecnologia MST (1969), la spaziatura tra i pin dei moduli era di 125 millesimi di pollice; IBM decise in seguito (1973) di adottare il passo JEDEC standard di 100 millesimi che consentiva il montaggio anche di integrati di terze parti, ad esempio in package DIP, nonché dei moduli MST più complessi -spesso detti Dutchess logic- con 48 oppure 76 piedini. In questo stesso periodo vennero introdotte le prime schede logiche di grandi dimensioni, note come "planar" in gergo IBM. Un esempio tipico è la CPU del System/38. Le schede dei sistemi 4300 sono realizzate con circuito stampato multistrato e consentono il passaggio di un massimo di tre linee di interconnessione negli spazi compresi tra i punti di saldatura dei pin dei vari circuiti presenti sulla scheda (vedi l'immagine). Ricordiamo qui, per inciso, che le schede SLT ed MST si basano su una connessione maschio/femmina tra scheda e backplane "invertita", nel senso che il maschio si trova sul backplane e la femmina sulla scheda; IBM sviluppò negli anni Sessanta un ingegnoso sistema di fabbricazione automatica che permetteva di orientare e saldare rapidamente i piedini del connettore maschio, sfruttando le caratteristiche magnetiche del materiale che li componeva. I backplane SLT ed i primi MST avevano piedini dorati; a causa della crescente scarsità di Oro nel corso degli anni Settanta, IBM scelse di passare ad un più economico rivestimento in lega di Palladio. Le più vecchie schede MST erano formate da circuiti stampati a 4 livelli e potevano contenere da 24 a 60 moduli MST a 16 pin; il connettore di backplane aveva 96 contatti. Le linee di interconnessione erano larghe 5,5 millesimi di pollice (mil). Successive evoluzioni della tecnologia MST portarono alla fabbricazione di circuiti stampati dapprima a 5 e poi a 6 strati, con uno di essi specializzato nella distribuzione dell'alimentazione elettrica. Le schede usate nei sistemi della serie 4300 hanno invece interconnessioni più sottili (massimo 4 mil) ed un maggior numero di livelli del circuito stampato, da 7 a 9 con 4 livelli di segnale e 2 o più di alimentazione. Un tipico backplane della serie 4300 può ospitare 18 schede con 4.800 punti di interconnessione totali. Il backplane è a sua volta un circuito stampato multistrato a 6 livelli; la spaziatura dei piedini di collegamento è pari a 2,5 millimetri. IBM chiamò la tecnologia con la quale esso è realizzato COB, acronimo di "Card On Board". Come detto più sopra il connettore di backplane delle schede dei sistemi 4300 ha 268 contatti; esso si basa su uno schema diverso rispetto a quello tradizionalmente impiegato nei sistemi con tecnologia MST. Ad esempio, la parte "maschio" del connettore, quella cioè che si trova sulla scheda COB di backplane, impiega un particolare tipo di contatto a molla a forma di "Y", in luogo del semplice pin dritto dei backplane MST. L'intera CPU di un mainframe 4341 ha una complessità logica di 106.500 gate, contro i circa 18.000 gate del System/370 modello 138: ciononostante, grazie al più elevato livello di integrazione, la CPU del 4341 è formata da 17 schede contro le 120 del System/370. I circuiti logici della serie 4300 sono più veloci di quelli dei mainframe System/370 (3-5 nanosecondi contro 8-12), anche in ragione della minore distanza media che i segnali debbono percorrere all'interno della CPU. Inoltre, l'utilizzo dei moduli MLC consente un risparmio globale di circa 300 metri di connessioni, pari a oltre il 90% del valore complessivo nel caso del più vecchio System/370. I chip LSI impiegati nella serie 4300 hanno 3 livelli di interconnessione (metallizzazione), contro l'unico livello degli integrati MST: è così possibile impiegare con più efficienza la superficie utile di Silicio e realizzare circuiti logici più complessi a parità di superficie occupata. I chip logici della famiglia IBM 4300 sono in effetti gate array TTL, cioè integrati semi-custom: la struttura di base (master slice) è identica per tutti i chip, qualunque sia la loro specifica funzione; quest'ultima è determinata dalle interconnessioni tra i singoli gate, progettate e realizzate con l'ausilio di appositi programmi informatici e "trasportate" quindi nelle maschere per la metallizzazione. In questo modo il processo di sviluppo della CPU e di eventuali sue nuove funzionalità risulta significativamente semplificato ed abbreviato, perché le uniche maschere personalizzate che occorrono sono quelle di metallizzazione e non anche quelle di diffusione (queste ultime uguali per tutti i chip, indipendentemente dalla loro funzione). I chip logici TTL impiegati nei moduli MLC dei mainframe 4300 sono gli stessi utilizzati nel System/38. Ad ogni specifica funzione del chip viene assegnato in fase di progettazione della maschera di metallizzazione un esclusivo part number che è stampato sul package. Anche i chip logici MST del System/370 avevano part number corrispondenti alle funzioni, ma esisteva un numero predefinito e limitato di funzioni e quindi di tipi di chip, con cui veniva realizzata l'intera CPU (in modo concettualmente simile all'impiego, ad esempio, degli integrati TTL della Serie 74). La RAM di sistema dei mainframe 4300 è invece basata su chip SAMOS da 64 Kbit con cella a singolo transistor; le dimensio di questi chip sono di 6,35 per 6,35 millimetri. Per contro, nella RAM dei System/370 erano adoperati chip bipolari da 2 Kbit con cella statica a 6 transistor, mentre nell'IBM 3033 furono impiegati chip bipolari da 4 Kbit con cella a 4 transistor. La dimensione di questi chip era di 3,88 per 4,52 millimetri. La RAM di sistema nei mainframe 4300 è contenuta in appositi moduli multichip a substrato ceramico, realizzati con la medesima tecnologia dei circuiti MST, larghi 2,54 centimetri (1 pollice) e contenenti 1 oppure 2 "substrati", ciascuno dei quali ospita a sua volta 4 chip di memoria. La capacità massima di memorizzazione è dunque di 512 Kbit per modulo, detto "storage array" in gergo IBM (8 chip da 64 Kbit ciascuno). Una RAM di sistema ampia 4 Mword richiede, contando i bit di ECC, richiede 8 schede di memoria ciascuna delle quali ha una capacità di 512 Kword.

A sinistra, un chip logico MST (TTL) del tipo di quelli utilizzati nel System/370; a destra, un chip TTL LSI da 704 gate impiegato nei mainframe 4300.

Dettagli della struttura di un modulo multichip impiegato nella serie 4300 (in alto a destra), dell'organizzazione delle varie schede e del backplane in tecnologia COB (in alto a sinistra) e confronto tra le interconnessioni su circuiti stampato in varie tecnologie impiegate da IBM (sotto). Tutte le immagini sono tratte da Electronic Packaging Evolution in IBM di D. P. Seraphim e I. Feinberg, pubblicato in IBM Journal of Research and Development, vol. 25 no. 5, Settembre 1981.

Vedi: http://bitsavers.trailing-edge.com/pdf/ibm/43xx/GC20-1877-0_4341_ProcessorGuide_Jun80.pdf

Scheda di memoria da 128 Kword per IBM System/36, modello 5360 (1987). In questa pagina è visibile una macchina completa e, in particolare, le schede che ne costituiscono la CPU. Questa scheda contiene DRAM Texas Instruments (CMOS) e gate array bipolari, ovvero TTL, fabbricati da IBM. Nelle sigle IBM a 3 o 4 righe, la riga più in basso riporta il date-code, cioè la data di fabbricazione: in questo caso la quinta settimana (05) del 1987 (87). I chip IBM fabbricati fino al 1990 (secondo alcune fonti, fino al 1992), utilizzano date-code prevalentemente numerici, che iniziano in genere per "1". Il formato è quindi: 1YYWWLLLLS (Y = year, W = week, L = lot, S = stepping). Alle volte c'è uno spazio prima e dopo la data. Successivamente sono stati introdotti codici data alfanumerici, in cui una lettera indica l'anno di produzione (si veda il link che ho indicato qui sopra). Ci sono casi però in cui anche chip degli anni Ottanta hanno date-code alfanumerici, come esempio l'1H27708014 visibile sulle memorie della scheda RAM per PC/XT in un'immagine più in basso, e perfino degli anni Settanta (1W1411140 su scheda del 1974).  In questo caso, per semplice analogia con le altre date presenti sulla scheda, è probabile che la lettera H denoti l'anno 1983 (in questa discussione si riporta, invece, che il 1983 è indicato dalla lettera C e che la "H" è molto rara...). Un vecchio post del forum di CPU Museum (sembra oggi non più raggiungibile) conteneva una discussione riguardo i date-code IBM, nella quale si riportava che i codici alfanumerici utilizzati negli anni Ottanta cominciavano dalla lettera "A" per il 1980 e proseguivano in ordine crescente. L'ultima parte del datecode indica molto probabilmente il lotto di produzione. La prima riga denota il cosiddetto part number (abbreviato PN), che caratterizza 1) lo specifico chip e 2) quel dato chip in una specifica apparecchiatura. Il punto 2) è importante, perché uno stesso chip può avere codici diversi se montato in apparecchiature differenti (questo sembra valere anche per i prodotti di terze parti, come ad esempio i microprocessori Intel tipo l'8085, marcati con codici IBM). Spesso i componenti MOS e CMOS sono caratterizzati dalla sigla "ESD" (Electrostatic Sensitive Device) aggiunta in coda alla prima riga. La seconda riga, com'è ben noto, è fonte di numerose ipotesi e discussioni tra i collezionisti. L'opinione prevalente è che essa indichi la linea di produzione ed assemblaggio dalla quale un dato chip proviene. Un problema posto da questa interpretazione potrebbe essere l'elevato numero di codici (una ventina nelle varie combinazioni): è tuttavia ragionevole che un colosso come IBM abbia avuto parecchi impianti di produzione di semiconduttori. Alcuni dei codici "IBM xxxx" che ho rilevato negli anni sono: 14, 16, 16-1, 21, 22, 22-1, 34, 3414, 3422, 51, 52 (quest'ultimo particolarmente diffuso e longevo), 53, 5314, 5352, 5370, 7052, 7070, 74, 7414, 7470, 93, 9314, 9316, 9352, 98, 98C, 9814, 9852, -YL, -YV. Nella mia esperienza i più vecchi sono: -YL, -YV, oltre al 21 ed al 22, che si trovano già nei moduli SLT dei mainframe 360 (anni Sessanta). Tali codici si riferiscono con tutta probabilità agli stabilimenti di East Fishkill, dove (vedi) si produceva questo tipo di moduli fino dal 1965. Anche il codice 52 è ragionevolmente correlato a questo impianto nel quale, come si sa per certo, si producevano i primi integrati MOS IBM che in effetti sono tutti siglati con tale codice. Altro argomento a favore dell'equazione 52 = East Fishkill è il nome convenzionale "logica Dutchess" dato ai gate array bipolari IBM, la gran parte dei quali è siglata 52 o 5352. East Fishkill si trova proprio nella Contea di Dutchess (NY). Le sigle a quattro caratteri sembrano essere tutte combinazioni di due codici a 2 cifre: ad esempio, IBM 5352 ed IBM 9314 (esistono infatti, separati, il 53, il 52 ed il 14). La combinazione di due codici a 2 cifre, evidente in modo particolare in alcuni chip (immagini più in basso, ad esempio "93 52" e "34 14" scritti come coppie separate) fa pensare ad un codice combinato per la linea di produzione e per l'assemblaggio. A mio avviso la prima coppia di cifre indica lo stabilimento, o l'impianto, di assemblaggio, mentre la seconda quello di produzione del chip. Ad esempio nel caso "9314" lo stabilimento di assemblaggio sarebbe indicato dal 93, la linea di produzione dal 14. Se corrispondesse a verità che l'IBM ha fabbricato direttamente "in casa", a Burlington, chip 386DX sulla base delle maschere fornite da Intel, e non si è limitata ad assemblare i die (chip) prodotti dall'Intel stessa, la sigla 9314 che compare in tutti i 386 "in stile IBM" consentirebbe di associare il "14" ad una o più linee di produzione presenti, appunto, a Burlington. Certamente la seconda linea, indipendentemente dal codice, non identifica la tecnologia impiegata nel chip (ad esempio, sono marcati IBM 52 componenti dei primi anni Settanta provenienti da mainframe 370 così come circuiti MOS impiegati nei PS/2 degli anni Novanta) né sembra caratterizzare il tipo di package. Un altro esempio di longevità è la sigla IBM 22 che si ritrova in alcuni moduli SLT dei mainframe 360 così come (vedi sotto) nei moduli multichip dei processori 4341 e 4361. Ci sono poi alcune curiose regolarità: la maggior parte dei chip IBM 9314 ed IBM 14 è MOS, così come sono memorie tutti gli IBM 7070, 74 e 7470 che ho avuto modo di vedere. Questi ultimi potrebbero provenire dagli stabilimenti IBM di Sindelfingen (Germania), dove venivano fabbricate ad esempio le prime memorie a 64 e 128 kbit. A complicare ulteriormente le cose, molti chip IBM hanno una terza riga formata da 1 o 2 caratteri alfanumerici ("75" nel caso della scheda sopra). Esempio comune è la sigla "PQ" che caratterizza parecchie memorie impiegate nei PC e nei PS/2, nonché molti 386DX in package IBM, alcune volte aggiunta alla seconda riga ed altre separata da essa. Ritengo che questa sigla sia troppo diffusa per significare "PreQualification" come suggerito da qualcuno, anche se la mia è solo un'opinione fra le tante!

Aggiornamento Novembre 2012

Spinto dalla curiosità di verificare quanto riportato nel sito Chips Etc. (vedi: http://www.chipsetc.com/index.html) riguardo gli stabilimenti IBM in cui si producono o si producevano semiconduttori e da un vecchio post in un forum dedicato all'IBM 5100, ho confrontato due schede dello stesso tipo (precisamente due Processor Complex Type 3 per PS/2 90 e 95), uno proveniente da una macchina italiana ed assemblato in Europa e l'altro fabbricato invece negli USA. Ebbene, l'organizzazione delle schede è (com'è lecito attendersi) assolutamente identica, ma le sigle degli integrati cambiano: un chip marcato IBM 9314 nella scheda "europea" diventa IBM 9316 in quella "americana", così come IBM 14 (europeo) si "trasforma" in IBM 16 (USA). Ho inoltre notato che la pur diffusissima sigla IBM 52 sembra essere più comune in Europa che in America (benché sia presente in molte schede sicuramente fabbricate ed assemblate negli Stati Uniti). Ad esempio tutti i moduli SLT che ho controllato (parecchie decine) provenienti da macchine europee sono siglati IBM 52. Moduli SLT americani dello stesso tipo, anche se non identici, e dello stesso periodo (1971/1972) contengono invece essenzialmente moduli "IBM 22". Dal momento che nel sito che ho citato è riportato che la stragrande maggioranza dei componenti SLT ed MST utilizzati nei prodotti IBM commercializzati in Europa è stata fabbricata negli stabilimenti francesi di Essonne (IBM's ABL [Essonne] plant produced the majority of the IBM system/360 boards and SLT chips that went into European computers during the 1960's. By 1982 the Essonne plant was turning out between 10 to 20 million VLSI logic chips per year), ho pensato ad una connessione tra questa fabbrica e la sigla IBM 52. Un altra interessante differenza riguarda i primi chip FET (con package CERDIP bianco), risalenti agli anni Settanta: quelli provenienti da macchine europee sono siglati IBM 52, mentre quelli appartenuti a macchine vendute negli USA hanno la sigla IBM 98C. Credo che quest'ultima debba essere associata all'impianto di East Fishkill dove, com'è riportato in documenti IBM, venivano sicuramente fabbricati i chip di quel tipo. Queste osservazioni appaiono in evidente contraddizione con quanto ho scritto sopra: ad esempio, se è vero che i 386 IBM venivano fabbricati ed assemblati a Burlington, non si spiega perché riportino una sigla, la 9314, che sembrerebbe essere legata ad un impianto europeo (Essonne). A tutt'oggi non ho notizie di 386 IBM con sigle diverse dalla 9314. Questo link ad un numero della rivista New Scientist (29 Luglio 1982) disponibile tramite Google Books riporta che "at the Essonnes semiconductor factory [...] IBM concentrates for the logic chips for computers' processing units. Another plant in Sindelfingen (Germany), makes memories; the balance is repeated in IBM's two other chip plants in East Fishkill and Burlington, both in the US, which makes logic devices and memories respectively". Queste poche righe ci dicono alcune cose interessanti: 1) nel 1982 IBM aveva 4 impianti per la fabbricazione di chip, due in Europa e due in America (anche se, non so perché, viene omesso l'importante impianto di Bromont nel Québec - Canada); 2) la produzione dei chip logici e delle memorie era separata; 3) chip logici e memorie venivano prodotti sia in Europa che in America. Ciò avvalora la tesi della specificità delle sigle delle memorie (vedi sopra) e consentirebbe di collegare il 7070 (europeo) a Sindelfingen, ed i 74 e 7470 a Burlington.

Argomenti a favore dell'ipotesi che le sigle IBM xxxx indichino lo stabilimento di produzione ed assemblaggio

1) L'apparente indipendenza di tali sigle dal tipo di package, dal numero di pin ed (almeno in parte) dalla tecnologia del chip. 2) La longevità di alcune sigle, superiore a quella della tecnologia dei chip contenuti. 3) La correlazione tra alcune sigle e la provenienza geografica (Europa o Stati Uniti) della macchina in cui i circuiti che le contengono sono montati. In particolare, uno stesso componente ha sigle diverse a seconda del Paese di provenienza (es. 9314 Europa, 9316 USA), il che fa pensare ad impianti di fabbricazione distinti. 4) La sigla IBM 98 che nella stragrande maggioranza dei casi compare su chip fabbricati in Giappone, con la rilevante eccezione dei vecchi LSI FET (primi anni Settanta) marcati IBM 98C e con tutta probabilità prodotti ad East Fishkill.

Argomenti contro

1) La difficoltà di spiegare le sigle "doppie", ad esempio 7070: se si suppone che lo stabilimento di produzione (ipoteticamente 70) coincida con quello di assemblaggio, perché in questo caso non è indicato semplicemente "70", come  nei casi più semplici (IBM 52 e così via)? 2) Il fatto che alcune sigle siano indiscutibilmente legate ad un tipo di circuito (7070, 7074 e 74 sono tutti memorie) o di tecnologia (i circuiti 9314, 34 e 3414 sono in massima parte MOS o CMOS) o di package (tutti gli IBM 98 che ho visto sono PQFP, gli IBM 51 sono in gran parte moduli multichip). 3) L'apparente contraddizione delle sigle 9814 e 9852 "Japan",  che farebbero pensare ad un chip prodotto in Europa o USA ed assemblato in Giappone. 4) Il caso dei processori 386DX e 486SLC. I primi (intendo quelli cosiddetti silver cap, cioè in package IBM) sono marcati IBM 9314; i secondi, IBM 14. Ammettendo che i 386DX siano stati prodotti direttamente da IBM con maschere Intel, e nello stesso stabilimento (14) degli SLC, il "93" rimane senza spiegazione. Una possibilità è che la linea di produzione dei 386DX fosse diversa da quella di assemblaggio. Certamente non può essere che il 93 indichi un package PGA, dal momento che questa sigla compare anche su integrati a montaggio superficiale (9352, 9314). A complicare ulteriormente le cose sono i 486DX con logo e marchio Intel marchiati IBM 9314 ed i (rari) 386DX-20 marchiati IBM 53. Il fatto che IBM producesse chip 386 basandosi su maschere Intel è riportato ad esempio in questa pagina: http://john.ccac.rwth-aachen.de:8000/alf/ps2_70121/ (sebbene senza citazione della fonte).

Scheda di espansione RAM da 64 KB per l'IBM PC originale (5150), 1981. Utilizza lo stesso tipo di integrati visibili nell'immagine precedente. Una soluzione dello stesso genere è stata adottata anche per l'IBM Datamaster (anche noto come System/23). La versione iniziale del 5150 prevedeva la possibilità di installare al massimo 64 KB sulla scheda madre; la memoria poteva poi venire espansa installando fino a 3 costose schede simili a quella visibile qui, per un totale di 256 KB.

Scheda DRAM di un calcolatore IBM 3033 (1977, questo esemplare è del 1981). La capacità è di 128 KB. Il 3033, presentato nel Marzo del 1977 (vedi http://www-03.ibm.com/ibm/history/exhibits/3033/3033_intro.html) era un'evoluzione del System/370, col quale manteneva la piena compatibilità a livello di sistema operativo, di software applicativi e di hardware (periferiche, in particolare). Al momento dell'introduzione sul mercato il 3033, soprannominato "The Big One", aveva prestazioni medie quasi doppie rispetto a quelle del più potente S/370. Il 3033 era basato sulla tecnologia MST, come già il System/370; impiegava tuttavia una sua versione evoluta (MST-4). Gli integrati di memoria sono del tipo FET; ciascuno di essi contiene due oppure 4 chip. Le schede MST-4 sono riconoscibili per i connettori di backplane differenti rispetto a quelli delle MST "ordinarie". La logica MST-4 può funzionare ad una frequenza di clock doppia rispetto alla MST, ed offre una molto maggiore densità di integrazione. Per la realizzazione del 3033 (denominato "Meridian" in fase di progettazione) gli stabilimenti IBM di East Fishkill produssero 43 diversi tipi di integrati logici MST-4 di base, contro i 18 impiegati negli S/370. Nel 1978 venne presentata una versione bi-processore del 3033.

Esempio di installazione di un IBM 3033.

"The System/370 3033 Processor uses an improved high-speed technology for logic circuitry that is significantly faster and has twice the density of the technology used in the 168-3. The 3033 also features as standard a high-speed buffer storage double the size of that available on the 168-3. These, along with other improvements in the 3033's instruction handling and data transfer capabilities, result in better performance" (IBM 3033 Press Announcement).

Dettaglio del retro della scheda raffigurata sopra, che ne mette in evidenza la struttura multistrato (multi-layer). I pin dei moduli MST-4 mantengono la medesima spaziatura di quelli degli MST, permettendo così di organizzare allo stesso modo il layout delle schede. Le schede MST-4 possono avere un massimo di sette livelli sovrapposti, fra cui cinque di segnale. IBM ha prodotto diverse successive versioni della logica MST, talvolta contemporaneamente presenti in un medesimo sistema. Alla MST originaria (MST-1) hanno fatto seguito la MST-2, la MST-4, la -4E, l'MST-A e due versioni derivate (-195 e -255). Le differenze tra una versione e l'altra riguardano la densità di integrazione, la frequenza di lavoro ed i tipi-base di porte logiche (gate), TTL ed ECL. Ad esempio, l'IBM 3031 impiega le versioni -1, -2, -4, 4E, -E ed -A. Tutti questi integrati venivano progettati e realizzati dalla stessa IBM nei propri impianti di East Fishkill, Dutchess County, NY - oggi noti come "Hudson Valley Research Park".

Un'interessante discussione sulle tecnologie impiegate nei circuiti integrati IBM, e sull'evoluzione della logica MST, si trova in questa pagina: http://www.bunniestudios.com/blog/?p=2452 (Bunnie's Blog - Name That Ware), dalla quale riporto per esteso il post di un ex impiegato IBM (le evidenziazioni sono mie): "I used to work at IBM as a logic designer in the 70s and 80s. That card would be an 8W3H card in the vernacular. The pcb technology I used was up to 4 signal planes, 2 power planes and a wiring density of three lines/channel – where a channel is the gap between two square pads 0.1″ apart. I know the big CPUs used more signal planes. The connectors top and bottom were 0.125″ spacing since they were from a heritage of IBM SLT technology .. that spacing for the motherboard kind of stuck. The cards plugged into boards, the boards which carried up to 20 cards were put into gates, the gates into frames .. an elegant and consistent heirarchy for the design. I used a number of IBM technologies in my time.. Dutchess was a low density TTL family gate array of about 100 gates per module. (one of those aluminium cans there). Golf extended to about 300 gates per module, Tango increased by another factor of three or so. There were separate product lines packaged in the same way for read-only memory and for random access memory. My machine designs used ESROS and CPROS, (read only store – using memory was a little too close to human for IBM), which reached about 72K or 144K bits. My favourite RAM was Concorde – I used the 8K x 9 modules (which consisted of four internal chips), a 200ns or so DRAM. For 1977 that wasn’t too shabby – I borrowed six modules for a 48K RAM card for an S100 machine at home .. I probably had ten times as much RAM as anyone else in their homebrew".

3.11.2014 - Scheda di memoria da 1 MB per minicomputer IBM 4331/4341, con moduli contenenti 4 chip DRAM MOS. Una macchina 4331 (introdotta nel 1979) poteva contenere un massimo di 8 di queste schede; un sistema 4341 poteva invece avere al massimo 16 MB di memoria, in schede da 512 KB, 1 oppure 2 MB.

Vedi: https://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP4331.html, https://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP4341.html

Anche: http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_2423PH4331.html

Anche: http://computermuseum.informatik.uni-stuttgart.de/dev_en/ibm4331/index.html; http://www.ibmsystem3.nl/System360/

1.9.2015 - Altro esempio di scheda di memoria RAM per mainframe IBM 4341. In questo caso impiega moduli contenenti 4 chip DRAM (i componenti più grandi nella parte alta della scheda). Stando al P/N (numero di parte) la capacità dovrebbe essere sempre di 1 MB con parità.

3.9.2015 - Scheda di memoria RAM da 1 Mword per mainframe IBM 4331 (1980).

Dettaglio di una scheda identica a quella sopra, dove uno dei moduli di memoria è aperto per mostrare i 4 chip contenuti.

Scheda della memoria cache di un mainframe IBM 4331, con 8 moduli di memoria SRAM (i componenti siglati IBM 14).

Scheda di memoria RAM di un IBM System/370 Modello 115, con moduli contenenti 4 chip di SRAM MOS da 2 Kbit ciascuno (circa 1977: uno dei connettori di backplane è stato sostituito con una versione più recente). A sinistra un dettaglio del circuito stampato multistrato (multi-layer), che evidenzia i piedini dei moduli di memoria (30). Il Modello 115 era stato introdotto nel 1973 ed apparteneva alla fascia media della famiglia S/370 (vedi questa pagina). Le memorie contenute in queste schede sono SRAM a canale N (NMOS), il cui progetto venne sviluppato da W. Krolikowski della Cogar nel 1971/2; l'IBM fu il primo produttore di computer ad impiegarle su larga scala (furono introdotte nel 1972 col System/370-158: vedi). Sono descritte nell'articolo A high-performance, low-power 2,048 bit memory chip in MOSFET technology and its applications, pubblicato sull'IEEE Journal of Solid-State Circuits, Giugno 1976 (vol. 11, iss. 3): vedi questa pagina. Un breve ma interessante articolo pubblicato sulla rivista New Scientist nel Giugno 1972 riassume l'evoluzione delle RAM a semiconduttore in quel periodo: vedi la versione disponibile tramite Google Books (Semiconductors remember faster cheaper).

Vedi anche: http://www.icknowledge.com/history/1970s.html

Anche: http://domino.research.ibm.com/comm/research.nsf/pages/d.compsci.robert.dennard.html

Anche: http://www.ieee.org/portal/cms_docs_sscs/sscs/08Winter/dennard_hi_res01484036.pdf

Anche: http://www.electrochem.org/dl/interface/fal/fal07/fall07_p46-50.pdf

Sull'evoluzione delle prime memorie NMOS vedi questo articolo dell'IEEE JSSC (Journal of Solid-State Circuits)

"The Model 115 offers the smallest main memory size - 65,536 characters of data - in the System/370 line, but also is available with, or may be expanded to, 98,304 characters. High-density monolithic MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) technology is used in main memory. The Model 115 uses MOSFET memory chips holding 2,048 bits of data, twice as much as the original MOSFET introduced on IBM's System/370 Models 158 and 168. The new system's main storage has a cycle time of 480 nanoseconds (billionths of a second) for two bytes of information, more than seven times faster than the ferrite core storage used in the System/360 Model 20 submodel 4. Depending on the instruction mix and program structure and size, the new system can achieve instruction execution rates approximately 1 to 1.5 times faster than the System/360 Model 22 and 1.5 to 3 times faster than the System/360 Model 25. In addition to its main storage, the Model 115 contains a standard 20,000 words (22-bit words) of reloadable control storage. Reloadable control storage relieves main memory from many tasks by maintaining the microcode required to help run emulation programs, monitor system performance and execute on-line diagnostics and other vital system-related functions. It is loaded from a removable magnetic disk cartridge that makes it easier to add new features to the system" (IBM System/370-115 Press Announcement).

Nell'immagine sopra, un System/370 Modello 115 (foto IBM).

Scheda di espansione di memoria da 256 KB per IBM PC, PC XT (5160) e Portable PC 5155, 1984. Contiene 4 moduli DRAM CMOS con chip da 32 KB (ciascun modulo ne ospita due). All'epoca la bassa frequenza di funzionamento di CPU e RAM giustificava l'esistenza di questo tipo di schede, che oggi non avrebbero più alcun senso.

Vedi: http://www.vintagecomputer.net/ibm/5155/

Modulo SIMM a 72 contatti, capacità 1 MB con parità, 85 ns, per PS/2 Modello 50Z (IBM FRU 24F0312). Utilizza chip di DRAM CMOS (notare la marcatura "ESD", Electrostatic Sensitive Device) da 1 Mbit. 4 chip sono di parità (uno per ciascuna coppia di chip di dati).

SIMM IBM a 30 contatti, capacità 256 KB con parità, usata nel PS/2 Modello 25 e Modello 30 (1987/8), con moduli di DRAM CMOS.

Scheda di espansione di memoria MCA per IBM PS/2 Modello 50, 1987 (FRU 72X6806-01), equipaggiata con un totale di 2 MB di RAM suddivisi in SIMM da 256 KB ciascuna, alcune delle quali sono identiche a quella riprodotta nell'immagine immediatamente precedente. Dalla capacità di queste SIMM IBM deriva che i circuiti utilizzati devono a loro volta avere una capacità di 256 K x 4 bit, ovvero 1 Mbit; il terzo chip (parità) può invece avere un'organizzazione 256 K x 1. Siccome i package metallici "in stile IBM" sembrano essere troppo sottili per contenere due o più integrati, ne deriva che queste SIMM con tutta probabilità impiegano circuiti proprio da 1 Mbit.

Coppia di SIMM a 30 contatti da 256 KB, per un totale di 512 KB con parità, per IBM PS/2 Modello 30.

Due moduli di memoria da 1 MB, 100 ns (1987, a sinistra) e rispettivamente 85 ns (1989, a destra) con parità, per IBM PS/2 Modello 80 (IBM 8580). Questa macchina, basata su CPU Intel 386DX,  impiega un particolare tipo proprietario di moduli RAM in luogo delle ordinarie SIMM a 30 oppure a 72 contatti. Sono state prodotte versioni da 1, 2 e 4 MB (quest'ultima destinata ai modelli con processore a 25 MHz), per un massimo di 8 MB installati direttamente sulla scheda madre ("planar memory" nel gergo di Big Blue); ulteriori espansioni della RAM richiedono apposite schede MCA (vedi ad es.: http://www.intergate.ca/~fspencer/8580bmem.htm, http://mastodonpc.tripod.com/personal/memcards.html). 

Vedi: http://john.ccac.rwth-aachen.de:8000/alf/ps2_80041/; http://www.cs.cuw.edu/museum/IBMPS280.html

Anche: http://pages.prodigy.net/michaln/history/os210/ps2.html (ottima descrizione breve della famiglia IBM PS/2)

Anche: http://en.wikipedia.org/wiki/IBM_Personal_System/2; http://members.chello.at/theodor.lauppert/computer/ps2/8580.htm.

Anche: http://www.classiccmp.org/dunfield/pc/index.htm; http://mastodonpc.tripod.com/personal/8580-071.html

26.9.2016 - Scheda processore di una macchina IBM SVS 10 (Scientific Visualization System 10), Luglio 1991, con 4 CPU Intel i860XR a 40 MHz ciascuna accoppiata a 16 MB di RAM locale. Notare le dimensioni della scheda in rapporto alla penna in primo piano che è lunga circa 20 cm. Lo Scientific Visualization System era un calcolatore parallelo dotato di un massimo di 32 processori RISC (disposti a gruppi di 4 su schede come questa), interfacciato ad una workstation RS/6000, che veniva utilizzato per la presentazione in forma grafica ad alta risoluzione di dati scientifici, ad esempio immagini in falsi colori, grafici tridimensionali, immagini 3D di strutture molecolari e così via. IBM ha realizzato un numero limitato di queste macchine, peraltro assai costose; la gran parte di esse è stata acquistata da enti governativi USA quali la NASA (per l'elaborazione dei dati inviati dai satelliti e dalle sonde e dei risultati degli esperimenti condotti durante le missioni spaziali), il Dipartimento della Difesa e la NSA (National Security Agency). L'architettura di sistema è descritta nel brevetto US 5.327.570 del 5 Luglio 1994 (Multiprocessor System having Local write cache within each data processor node, http://www.google.com/patents/US5327570) e nel brevetto US 5.485.594 del 16 Gennaio 1996 (Apparatus and Method using an atomic fetch and add for establishing temporary ownership of a common system resource in a multiprocessor data processing system, http://www.google.ch/patents/US5485594). Si può fare riferimento anche al brevetto europeo EPA 92202129.0 del 11 Luglio 1992 (A universal buffered interface for coupling multiple processors, memory units, and I/O interfaces to a common high-speed bus, disponibile qui). Da questo brevetto riporto un estratto che descrive brevemente il sistema SVS: "[…] there is illustrated a multiprocessor system that employs a Universal Buffered Interface (UBIF) that is constructed and operated in accordance with the invention. Specifically, there are illustrated components of a Scientific Visualization System (SVS) 10. A purpose of the SVS 10 is to process, manipulate, and visualize complex data sets at interactive speeds, although the use of the system is not limited to only this one important application. Furthermore, and as will become apparent, the use of the UBIF is not restricted to only this particular system. That is, the UBIF may be employed to advantage in a number of different types of data processing systems. The SVS 10 includes several major components. A first component is a server embodied within a data processing system that provides large-scale computational power, high-speed memory, and intelligent I/O processors, all of which are interconnected by a high speed global bus. The terms global bus, shared bus, and common interconnect are used interchangeably herein. A second component is a console embodied in, by example, a RISC System/6000 (RS/6000) data processing system manufactured by the International Business Machines Corporation […]. The console provides network access from remote workstations […]. A third component is a Frame buffer that includes a RS/6000 data processor that provides console functions therefore. The frame buffer 16 includes interface and image buffering hardware attached via an ANSI standard High Performance Parallel Interface (HIPPI) interface for providing real-time display capability to high-resolution displays. A further component of the system is a disk array. Disk array may embodied within a storage system having 21 GByte capacity with 55 MByte/second transfer rate, via a HIPPI interface. It should be realized that the exact configuration of the system varies depending on the intended use and that the configuration […] is not intended to represent a limitation upon the practice of the invention. […] Server is comprised of a plurality of individual processors organized as four processors (P0-P3) per printed circuit card. The server 12 may include up to eight cards for a total of 32 processors. Each processor card includes a universal bus interface (UBIF) for coupling a Local Processor Card (LPC) bus to a I/O SVS global bus. Also coupled to the SVS global bus are a plurality of Global Memory cards, a plurality of I/O processor cards, and an interface to the console. More specifically, each processor card includes up to four processor nodes each having a microprocessor. In a present embodiment each microprocessor is an i860-type (80860) microprocessor manufactured by Intel Corporation […]. Coupled to each microprocessor through a node bus is a local node memory providing, in this embodiment, 16 megabytes (MB) of storage. Each processor node also includes a buffered interface to the LPC bus. The LPC bus connects multiple processor nodes to the UBIF and also permits access to further shared resources. Additionally, each processor node includes an interface to a serial bus. Details of the serial bus interface are set forth in the European Patent Application 92 109 675.6. In a present embodiement one of the processor cards is capable of a peak performance of 160 million instructions per second (MIPS), or 320 million single precision floating point operations per second (MFLOPS). A fully configured system of eight processor cards 22 provides a peak performance approaching 1.28 billion instructions per second (BIPS) or 2.56 GFLOPS, assuming 40 MHz operation. In a present embodiment each of the Global Memory cards 26 is configured with either 128 MB or 256 MB of random access memory with ECC. The server 12 may include up to four Global Memory cards. Each of the Global Memory cards 26 provides a data bandwith of 640 MB/second in a manner that reduces a memory access latency seen by each user of the system. This is accomplished by partitioning the Global Memory on each memory card into four memory banks (B0-B3), each of which is capable of independently performing block read cycles, page mode read or write cycles and random read or write cycles. A Global Memory Card (GMC) bus enables each of the banks (B0-B3) to operate independently, while utilizing common global bus resources. The I/O processor cards each include a processor node, similar to the processor node on the processor card, two HIPPI receivers, and two HIPPI transmitters. Each IOP thus provides four HIPPI interfaces, each of which is capable of operation at a transfer rate of 100 MB/second. The HIPPI interfaces are employed to support high speed disk arrays, provide real-time images to HIPPI-attached frame buffers, and realize high speed communication with external devices, such as supercomputers. The Console interface is partitioned into two cards, one which is found within the server 12 and one which resides in the console. The link between the two cards allows access to the server global memory and serial bus, which in turn allows access to each processor's local memory and PBIF. The Global Bus is implemented with Emitter Coupled Logic (ECL) technology for interconnecting these various components and providing a 1.28 GByte/sec transfer rate, assuming 40 MHz operation. Each SVS 10 server supports up to 12 master devices (i.e. processor cards, I/O processor cards, or console Interface card), and up to four memory cards. One possible configuration includes the console Interface card, eight processor cards (or 32 processors), four Global Memory cards, each with 256 MBytes of storage for a total of 1024 MB of high speed shared memory, and one I/O processor to support the high speed disk array, receive data from a HIPPI source, and distribute image data to HIPPI attached frame buffers. The console workstation provides a user interface to the SVS 10 as well as support for standard I/O devices such as LAN adapters and disk controllers."

Dettaglio della scheda riprodotta sopra nel quale si vedono due CPU Intel i860XR a 40 MHz ciascuno accoppiato a 16 MB di DRAM (a sinistra) ed un ASIC LSI Logic di interfaccia con la memoria ed il bus locale (a destra).

 

Questa scheda VME, indubbiamente interessante nonostante sia stata in vari punti rovinata (probabilmente per rimuovere una parte in metallo o qualcosa del genere), contiene molti componenti IBM sia a montaggio superficiale (vedi dettagli in basso a destra) sia nei caratteristici package impiegati anche, ad esempio, nelle macchine 4341/4361. Il dettaglio in basso a sinistra ne raffigura uno con la stampigliatura "engineering sample". Il resto dei componenti sono integrati TTL, memorie EPROM e PLD "military grade" fabbricati da produttori diversi (Texas Instruments, AMD, WSI e altri). La scheda è del 1990 (il datecode più recente è 9022). Non è certo che sia stata interamente fabbricata da IBM; sicuramente apparteneva ad un'apparecchiatura militare o per avionica (tutti i componenti sono rivestiti di resina ed alcuni sono probabilmente "radiation hardened", cioè resistenti alle radiazioni). Chi l'ha venduta su Ebay dice di sapere solo che proviene da un lotto di materiali smaltiti dalla USAF (US Air Force). L'IBM ha sviluppato svariati calcolatori per applicazioni militari ed aerospaziali, ad esempio quelli usati per il controllo dello Skylab e dello Space Shuttle. A quale macchina apparteneva questa scheda? La ricerca in Rete finora non ha dato frutti. Se avete idee o suggerimenti: ummr@live.it. Tenete presente che sicuramente non è un processore IBM RAD6000.

Aggiornamento Settembre 2016 Si tratta di un processore FFT (Fast Fourier Transform) IBM FTM-3, capace di circa 1.200 milioni di operazioni al secondo operando alla frequenza di 25 MHz su dati fxed-point a 16 bit. Questa scheda è stata sviluppata dall'IBM FSD/System Integration Division di Manassas e commercializzata a partire dagli ultimi mesi del 1989. L'immagine qui sopra è tratta da documentazione IBM messa in vendita su Ebay. La maggior parte di queste schede sono state acquistate ed utilizzate da enti governativi degli Stati Uniti.

Dettaglio di due dei circuiti IBM visibili sulla scheda riprodotta sopra. Si tratta in effetti di moduli multichip simili a quelli utilizzati nei mainframe della serie 43xx. Questi moduli possono contenere sia integrati bipolari che componenti MOS.

Altro esempio di circuito IBM (probabilmente un prototipo) simile a quelli presenti nella scheda precedente.

Particolare ed insolito integrato IBM (1983), in package ceramico con 144 piedini.

31.7.2015 - Modulo PGA ceramico IBM a 264 piedini con dissipatore di calore integrato (anni Novanta), contenente un chip CMOS VLSI montato "a faccia in giù" (flipchipped). Non ho nessuna informazione circa la sua provenienza.

Moduli multi-chip IBM di memoria SRAM, utilizzati come buffer, contenuti in package PGA ceramici a 121 contatti (11 per 11 pin). 

13.11.2014 - Modulo multichip IBM che può contenere fino a 9 chip; questo tipo di modulo è stato utilizzato nei minicomputer  4361 ed AS/400.

Il Microprocessor Forum è stato un importante convegno internazionale che si è tenuto negli Stati Uniti per quasi vent’anni, una o due volte all’anno, dal 1986 al 2007, dedicato alle tecnologie ed alle applicazioni dei microprocessori. Vi hanno preso parte le più grandi aziende del settore che, spesso, durante il Forum hanno presentato i propri prodotti più innovativi. Questo "binder" (porta-appunti), offerto come omaggio ai partecipanti all’edizione del 2000, contiene nella plastica della copertina i chip dei principali microprocessori di cui si è parlato in quell’occasione. In particolare ci sono: l’Intel StrongARM SA-1110; i microcontroller con architettura MIPS RM5261A di QED (Quantum Effect Devices) ed CW004020 di LSI Logic; l’Athlon di AMD; il core x86 Samuel 2 di VIA (commercialmente noto come C3); il Crusoe TM5600 di Transmeta; l’S/390 Alliance 2000 di IBM; sempre di IBM, l’RS64-IV (SStar), primo microprocessore commerciale ad implementare il multithreading; il Motorola PowerPC G4 7410 (Nitro); il PA-8600 ed il PA-8700 di HP ed infine il PACT XPU128. Quest’ultimo è un particolare multi-processore formato da 128 unità di esecuzione (core) a 32 bit autonome le cui interconnessioni possono essere configurate via software. Nel 2001 l’XPU128, progettato dalla tedesca PACT - Parallel Array Computer Technology Gmbh era il più veloce microprocessore disponibile commercialmente (vedi), capace di eseguire un massimo di 52 GIPS (miliardi di istruzioni al secondo). Progettato per essere utilizzato nei supercalcolatori e come DSP superveloce per le telecomunicazioni, l’XPU128 non ha avuto grande diffusione ed è stato prodotto in un limitato numero di esemplari.

Vedi: http://www.monitor.co.at/index.cfm/storyid/3165?CFID=26630236&CFTOKEN=15505571

Microprocessor Forum 2000 binder with 12 different "embedded" microprocessor chips. It is listed here because it came from the estate of a retired Canadian IBM engineer.

Esempi di processori sviluppati e fabbricati da IBM nei propri stabilimenti.

Questa è una delle schede che compongono la CPU di un calcolatore IBM 4361 (1983). Il connettore di backplane (in basso) è danneggiato, probabilmente perché la scheda è stata estratta dalla macchina senza troppi riguardi! Nonostante ciò è un ottimo esempio delle tecnologie impiegate da IBM all’inizio degli anni Ottanta sia per quanto riguarda la fabbricazione dei circuiti integrati che nel campo del packaging degli stessi.

This is a card taken from the CPU of a IBM 4361 midrange system (1983). The backplane connector (at the picture's bottom) is badly damaged (the card has been pulled from the machine without any care, IMHO). This is a very interesting example of both IBM semiconductor and packaging technologies in the early 80s.

Esempio di scheda, sempre per IBM 4361, con moduli multichip e MST contenenti chip di memoria DRAM. 

Example of a 4361 card with mixed multichips and MST modules (containing DRAM chips).

Questa interessante immagine, tratta dall’articolo "Injection-coupled logic leads bipolar RAMs to VLSI" di Wiedmann et al., IBM Laboratories - Boeblingen, apparso nel numero di Febbraio 1984 della rivista Electronics, mostra l’interno dei moduli multichip collocati su una scheda quasi identica a quella mostrata più in alto. I quattro moduli nella parte alta della scheda, che contengono cache ad alta velocità, ospitano ciascuno 4 SRAM bipolari realizzate con tecnologia IIL/MTL, la cui capacità è di 4 Kword da 18 bit per chip con un tempo di accesso di 30 ns. Il modulo nella parte bassa contiene invece parte della CPU. L’immagine a destra mostra un modulo MST (Monolithic System Technology) che ospita quattro chip di SRAM in tecnologia TTL. Moduli di questo tipo sono impiegati ad es. nella memoria di controllo del calcolatore IBM 4341 (vedi). Questa scheda è storicamente significativa perché mostra la transizione delle tecnologie bipolari (IIL/MTL in questo caso, ma anche ECL) dal "regno" della LSI a quello della VLSI, transizione avvenuta all’inizio degli anni Ottanta. La scelta di IBM di impiegare SRAM bipolari nelle macchine 43xx era dovuta alla loro maggior velocità rispetto alle omologhe CMOS. Il processo IIL (Integrated-Injection Logic), anche noto come MTL (Merged-Transistor Logic) venne invece scelto perché consentiva risparmi sia in termini di dimensioni dei singoli transistor che di potenza assorbita, dal momento che le connessioni erano realizzate parte con metallizzazione e parte direttamente nel silicio. Questi circuiti integrati venivano fabbricati direttamente da IBM nei propri impianti di East Fishkill (Stato di New York, USA) e di Essonnes (Francia), con processo a 2 micron (il medesimo utilizzato nella produzione dei "normali" integrati bipolari IBM).

Microfotografia di un chip di DRAM MOS da 64 kbit impiegato nella memoria dei calcolatori IBM 4331 e 4341. 

I moduli MCM impiegati nei sistemi IBM 4331, 4341 e 4361 sono di due tipi: uno più grande, con lato di 50 mm e pin disposti in matrice 19x19, e l'altro invece con lato di 35 mm e pin in matrice 14x14 (196 pin totali). Ciascun MCM può ospitare fino a 9 chip con 120 punti di connessione ognuno, disposti su un substrato ceramico multilayer con tecnica flip-chip. I punti di interconnessione tra chip e substrato sono organizzati in matrice 11x11 con spaziatura di 0,25 mm. Il substrato ceramico è formato da 23 strati sovrapposti (17 nel caso dei moduli più semplici) con metallizzazioni in molibdeno; di questi, cinque sono utilizzati per la distribuzione dell'alimentazione elettrica. I chip, in logica TTL bipolare, contengono fino a 704 gate ciascuno e dissipano circa 1,5 Watt. Un tipico MCM da 50 mm del calcolatore 4341 contiene sei chip LSI per un totale di circa 4.000 gate e corrisponde a circa 18 schede del tipo di quelle impiegate nei System/370, ovvero a più di 600 moduli MST. In queste macchine i chip logici sono a bassa scala di integrazione (SSI) e contengono 5 o 6 gate ciascuno.

This interesting picture, reproduced from the article "Injection-coupled logic leads bipolar RAMs to VLSI" (Electronics magazine, February 1984, pag. 139), shows the interior of the five multilayer ceramic multichip modules (MCM) mounted on the card pictured above (there are only few differences in the placement of resistor networks). Four modules are memory (cache) carriers, each containing 4 bipolar SRAM chips (4 Kword - 18 bit, 30 ns) together with a interface chip. The fifth module (bottom) houses a part of the 4361 CPU. The IBM card reproduced here is historically important because it symbolizes the transition of bipolar technologies (IIL/MTL and ECL) from LSI to the VLSI world. IBM employed IIL (or I2L, Integrated-Injection Logic), a.k.a. MTL (Merged-Transistor Logic), mainly because it saves space and power by using current paths fabricated in the silicon as well as metallized interconnection wiring. At that time (early 80s) the speed advantage of bipolar SRAMs over CMOS counterparts were important (low access times are a key element in cache design). These chips were manufactured directly by IBM at East Fishkill (NY, USA) and Essonnes (France) plants, employing the conventional 2-microns N-epitaxy process, the same production line as other Big Blue's bipolar components. The rightmost part of the picture shows a more conventional TTL SRAM housed in a standard MST single-layer ceramic module (with four "places" available for chips). IBM utilized TTL 2K by 9 bit SRAMs in the control and key storage cards. A 4341 card of this kind is shown here. A typical TTL SRAM chip contains 20,480 memory cells with 10-bit-wide I/O data paths and can store 128 words of 160 bits each (usually it's employed as a 2K by 9 bit RAM) and draws 530 mW. In 1983 IBM researchers demonstrated the technological feasibility of such a bipolar memory: however, the lifespan of IIL caches was short due to the rise of fast, denser and cheaper CMOS memories.

References

http://www.research.ibm.com/journal/rd/263/ibmrd2603C.pdf: "Cost/Performance Single-chip Module"

http://www.research.ibm.com/journal/rd/263/ibmrd2603D.pdf: "The Thin-Film Module as a High-performance Semiconductor Package"

http://www.research.ibm.com/journal/rd/286/ibmrd2806J.pdf: "Optimization of interconnections between packaging levels"

http://www.research.ibm.com/journal/rd/252/ibmrd2502a3D.pdf: "Bipolar Circuit Design for 5000-circuit VLSI Gate Array" (the article includes a brief historical survey of IBM’s gate array evolution through the twenty-years span 1966-1986. It’s one of the few IBM’s available documents on this interesting subject). See also: "A special report on Gate Arrays", published in Electronics, vol. 21 no. 53, 1980, and Proceedings of the IEEE International Conference on Circuits and Computers ICCC 80. The bipolar gate array "Dutchess" technology, ancestor of IBM’s bipolar VLSI designs, is unfortunately poorly documented.

Nel 1985 IBM introdusse una serie sperimentale di gate array CMOS da 5.000 porte logiche (gate), impiegati successivamente in molti diversi sistemi (tra cui anche i PS/2). Fino a quel momento i gate array IBM di maggiore capacità contenevano un massimo di 1.500 gate ed erano stati utilizzati per la prima volta nella logica di controllo del disco 3880.

Fermacarte promozionale offerto da IBM ai propri rappresentanti commerciali (1983 circa) contenente alcuni esempi di tecnologie utilizzate nei prodotti della Casa, tra cui il System/38, il 4300 ed i mainframe 308X. Il microprocessore (4.) è stato impiegato in diversi modelli di sistemi per videoscrittura IBMs DisplayWriter. Questo ed altri prodotti promozionali simili sono visibili qui: http://www.chipsetc.com/ibm-international-business-machines.html (interessantissima pagina Web).

20.2.2015 - Fermacarte promozionale IBM in plexiglass, circa 1989, dedicato alle varie tecnologie impiegate nei sistemi AS/400. A questa serie appartiene la prima CPU di un minicomputer commerciale IBM realizzata interamente con gate array CMOS VLSI (chip 2 nella figura sopra). Inizialmente i circuiti CMOS venivano utilizzati solamente negli AS/400 di fascia bassa, mentre i modelli più potenti erano dotati di CPU fabbricate con gate array bipolari LSI (IIL, chip 1). La logica CMOS venne comunque largamente utilizzata, fin dal debutto della famiglia AS/400, nei processori di I/O e nelle periferiche (chip 3). Nel fermacarte sono anche contenuti chip di RAM, sia bipolari che CMOS; tra questi ultimi, un esemplare da 1 Mbit appartenente alla prima generazione di chip di questa capacità fabbricati da IBM.

Dettaglio della scheda elettronica di una macchina per scrivere elettronica IBM (Electronic Typewriter Model 85) con un microprocessore CMOS simile a quello di cui si parla nel commento all'immagine precedente (chip numero 4).

Scheda della CPU di un IBM 5100 "Portable Computer" (l'esemplare è del 1977). Questo processore, realizzato con gate array logici bipolari TTL a media/larga scala di integrazione da 150/200 gate equivalenti ciascuno, è noto come "PALM" (abbreviazione di Put All Logic in Microcode). Si tratta di una CPU a 16 bit che è stata impiegata in tre diversi calcolatori IBM: il 5100 ed i successori 5110 e 5120, nonché (probabilmente, ma non ce n'è certezza) come controller di altre periferiche IBM. Da notare che il "Sistema 23" (System/23 Datamaster o IBM 5322) pur esternamente simile al 5120 è basato su CPU Intel 8085, e l'IBM PC originale (IBM 5150) anche se continua la numerazione della serie 5100 impiega, come noto, un Intel 8088. Non è noto se ne sia mai stata realizzata una versione monolitica, cioè su singolo circuito integrato. La complessità logica dovrebbe essere di circa 2.000/2.500 gate NAND equivalenti. Il PALM era classificato da IBM come "microprocessore", o più precisamente "micro-processor", intendendo con ciò un processore che esegue microcodice a basso livello per implementare un set di istruzioni a più alto livello (linguaggio macchina accessibile dal compilatore). La CPU PALM ha un bus dati a 18 bit, ovvero 16 bit + 2 bit di parità e può indirizzare direttamente 64 KB di memoria. Maggiori quantità di memoria (ad esempio 64 KB di RAM + ROM) sono indirizzabili mediante una semplice tecnica chiamata bank switching comune a molte architetture di sistema basate su processori a 8 e 16 bit. L'IBM 5100 può essere equipaggiato con 64 KB di RAM e 64 o più KB di ROM anche detta "Executable ROS" (ROS = Read Only Storage), contenente l'interprete BASIC o quello APL oppure entrambi. L'architettura del processore PALM è ispirata a quella del mainframe System/360, di cui implementa un sottoinsieme di istruzioni e funzionalità, ed è stata sviluppata all'inizio degli anni Settanta; questa stessa architettura è stata inizialmente impiegata da IBM nel prototipo di computer portatile SCAMP del 1973/4, mai commercializzato (vedi), dal quale è derivato nel 1975 l'IBM 5100. Un aspetto importante del 5100 è dato dal fatto che si tratta, in sostanza, di una macchina che esegue un emulatore (scritto in microcodice) il quale a sua volta esegue programmi (ad esempio l'interprete APL) che se fossero invece eseguiti direttamente richiederebbero una CPU sensibilmente più potente. Lo stesso approccio è stato adoperato dalla IBM nella realizzazione del PC XT/370 che poteva eseguire mediante emulazione software sviluppato per i mainframe della famiglia System/370. Il microcodice del 5100 emula le principali funzionalità delle CPU del System/3 (nel caso dell'interprete BASIC) e del System/360 e /370 (nel caso dell'interprete APL). Al momento della sua introduzione sul mercato non esistevano altri sistemi per uso personale dotati di interpreti APL.

Vedi: http://classiccmp.org/dunfield/ibm5100/disass.htm; http://oldcomputers.net/ibm5100.html; http://vintagecomputer.com/ibm-5100.html 

Anche: http://www.computercollector.com/archive/ibm/5100/ (in particolare: http://www.computercollector.com/archive/ibm/5100/5100_Maint_Info.pdf

Anche (in Italiano): http://www.appuntidigitali.it/18394/ibm-pc-before-5150/

Anche: http://bbs.ruliweb.com/hobby/board/300110/read/22235420; https://news.ycombinator.com/item?id=14483823.

Anche: http://computermuseum.informatik.uni-stuttgart.de/dev_en/ibm_5110/technik/en/5110.html

Una delle schede dell'IBM 5100 Portable Computer (1975). Questa, in particolare, è il Display Adapter. Il 5100, commercializzato a partire dal 1975 fino al 1982, è stato il primo personal computer IBM. Deriva da un precedente prototipo conosciuto come "SCAMP" (Special Computer APL-Machine Portable) presentato nel 1973. Il 5100 era basato su una CPU proprietaria a 8/16 bit detta PALM, acronimo di "Put All Logic in Microcode", che stava ad indicare la particolarità architetturale di questo microprocessore: hardware semplice unito ad una "grossa" ROM di microcodice. Il PALM poteva indirizzare direttamente fino a 64 KB di memoria e funzionava alla frequenza di 1,9 MHz. La particolare struttura del processore consentiva l'emulazione di architetture hardware ben più complesse, come ad esempio quelle del System/370 e del System/3. La ROM (identificata nel gergo IBM dalla sigla ROS, Read-Only Storage) era suddivisa in tre parti: la ROM di controllo contenente il microcodice, la executable-ROS con il sistema operativo e la non-executable-ROS contenente gli interpreti dei linguaggi di alto livello (APL e BASIC). Questi ultimi erano in effetti delle versioni ridotte, ancorché compatibili, di quelli disponibili nei System/360 e 370 e nei calcolatori System/3 e derivati. Nonostante il 5100 pesasse 25 Kg, non esattamente poco, rappresentava comunque per l'epoca in cui venne introdotto un notevole prodotto di ingegneria. Ebbe tuttavia scarso successo commerciale, sia nella versione originale che in quelle successive e più potenti (5110 e 5120) a motivo del prezzo elevato e della scarsa disponibilità di software. Vedi: http://www-03.ibm.com/ibm/history/exhibits/pc/pc_2.html

La logica del 5110 è in gran parte realizzata con gate array TTL (bipolari) conosciuti come "Dutchess" ed impiegati anche in svariati altri sistemi IBM degli anni Settanta. Contengono ciascuno 134 gate suddivisi tra 60 NAND a tre ingressi, 40 NAND a quattro ingressi e 34 porte NOR a due ingressi. La RAM è invece NMOS, suddivisa in schede da 8 KB che utilizzano chip da 1 oppure da 2 Kbit e driver bipolari (TTL). Tali chip sono alloggiati in package di tipo MST, ciascuno dei quali ne contiene due oppure quattro. Il tempo di accesso è di circa 300 ns. Sono anche impiegati (nella sezione video, in particolare) chip DRAM da 48 kbit (vedi qui sotto).

Chip di DRAM NMOS da 48 kbit, sviluppato e fabbricato dalla stessa IBM, utilizzato nel 5100.

Vedi: http://computermuseum.informatik.uni-stuttgart.de/dev/ibm_5110/technik/en/; http://wandel.ca/ibm5100/

Anche: http://www.computercloset.org/ibm5100.htm

Scheda di stampante IBM con integrati MST in contenitori di alluminio e vari componenti discreti, primi anni Ottanta. La scheda è in sostanza l'unione di due schede MST "quad", cioè con 4 connettori di backplane. Gli integrati all'estrema sinistra, installati su zoccolo, sono memorie ROM. Con buona probabilità l'integrato siglato IBM7070 è un modulo di memoria RAM.

16.7.2015 - Dettaglio di una scheda proveniente da un Communication Controller IBM 3745, 1984, con chip MST e TTL. I chip siglati IBM-14 ed IBM 9314 dovrebbero essere integrati CMOS (notare su alcuni la marcatura ESD = Electrostatically Sensitive Device). Su questa scheda si osservano diversi "stili" di marcatura dei chip IBM: in particolare, la presenza/assenza del trattino separatore (IBM-xx, IBM xx) ed il datecode (identificativo della data) stampato in modi diversi (es. 1 837 35107A, oppure "unito" 184505097A, oppure ancora con la lettera H in luogo dell'anno 1984: 1 H34 601942). 

Scheda di terminale IBM, 1982, con microcontroller Intel 8039 (in basso) siglato in "stile IBM" (Z0 866445) e varie altre memorie ed integrati TTL standard (conosciuti all'epoca, nel gergo IBM, con la sigla VTL = Vendor Transistor Logic, cioè "logica TTL venduta da fabbricanti terzi"), oltre ad un circuito MST nel classico package IBM in alluminio (in alto a destra). La scheda stessa è in stile MST. 

Scheda CPU di un word processor IBM Displaywriter con processore Intel 8086 a 5 MHz.

Modulo multichip, o MCM, ceramico multistrato dalla CPU di un IBM 4381 -21 (1984). Le macchine 4381, ultime in ordine di tempo nella popolare serie IBM 43xx (commercializzata a partire dal 1979 fino al 1993), erano sistemi di fascia media (midrange) per applicazioni commerciali, con singola o doppia CPU raffreddata ad aria, tutti quanti basati sull'architettura IBM 370XA a 32 bit introdotta negli anni Settanta con la famiglia IBM System/370 (vedi http://en.wikipedia.org/wiki/IBM_4300). Il 4381-(MG)22 è stato il primo calcolatore IBM ad impiegare i chip di memoria DRAM da 1 Mbit (vedi sopra).

"The IBM 4381 midrange processor [...] consists of a single board containing 22 [of these] modules. Each of the modules is 64 by 64 mm and approximately 40 mm high and houses up to 36, though typically 31, logic chips of approximately 7000 elementary components, or 704 circuits, in an area of 4.6 by 4.6 mm. In each 882 I/O pin module the chips are solder-bumped on a multilayer (MLC) substrate and separated from a ceramic cap by a layer of thermal paste, 0.1-0.35 mm thick. The ceramic cap, tin-lead soldered over a 1.5 mm-wide seal band, supports a 25 mm-high array of a 256 hollow-pin aluminium fins cooled by a wide jet of air exhausting from a nearby vertical plenum. The design of this plenum provides for the parallel flow of air jets onto each module and thus provides an identical ambient air temperature for each fin array, regardless of location on the board."

A Multilayer Ceramic Multichip Module, A. J. Blodgett, Jr., IEEE Trans. Components, Hybrids, Manuf. Technology, vol. CHMT-3, no. 4, pp. 634-637, Dec. 1980; anche in Multichip Modules, IEEE Press 1991, p. 93.

Multilayer Ceramics, B. Schwartz - IBM Corporation, T. J. Watson Research Center, Mat. Res. Soc. Symp. Proc., vol. 40, pp. 50-59, 1985.

Vedi: http://ed-thelen.org/comp-hist/IBM-ProdAnn/4381-2.pdf; http://www.computerhistory.org/collections/accession/X1640.99CF.  

Vedi: http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_2423PH4381.html

Altra pagina "ufficiale" IBM: http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_PP4381B.html

Immagine dello stesso tipo di MCM: http://www.flickr.com/photos/pchow98/4011521847/in/set-72157622461156609/

Anche (più dettagliata): http://www.computermuseum.li/Testpage/IBM-MCM-andHeatSink.htm

Anche: http://members.optusnet.com.au/intaretro/Packages.htm

Esempio di impiego commerciale del 4381: http://streaming.cineca.it/arno/ventennale_s/frames/slides/ventennale/busca.pdf

 

Dettagli della costruzione di un modulo multichip (MCM) impiegato nella CPU dell'IBM 4381. Il raffreddamento è ottenuto mediante circolazione forzata d'aria spinta attraverso i canali del dissipatore di calore in alluminio. L'aria entra dai fori circolari nella parte alta del dissipatore ed esce dalle aperture laterali delle "colonnine" in alluminio. Il modulo ha forma quadrata con  lato di 64 mm; può contenere fino a 36 chip, connessi ad un substrato ceramico multistrato (MLC, MultiLayered Ceramic) nel quale sono realizzate le interconnessioni. Tra i chip ed il dissipatore di calore è interposto uno strato di grasso siliconico per ottimizzare la conduzione del calore. Ciascun MCM, a seconda del numero e del tipo di chip contenuti, dissipa da 36 a 90 Watt (circa 4 Watt per singolo chip). L'intera CPU consuma circa 1,3 KW. I chip logici, come quelli dei precedenti modelli 4331, -41 e -61, sono bipolari (logica TTL) a media densità e contengono circa 700 gate logici l'uno.

Modulo MCM della CPU di un 4381 nel package originale IBM, pronto per il trasporto.

Questa immagine, tratta dal n. 105 della rivista Micro & Personal Computer (1989), mostra un IBM PS/2 70 modello A21 aggiornato con la scheda di upgrade dotata di CPU i486DX a 25 MHz (vedi). Ricordiamo che questa è stata la prima applicazione dell’80486 in macchine IBM. Venne presentata durante il Comdex 1989. Almeno inizialmente, stando all’articolo "IBM Shows PS/2 Powered by Intel’s 80486" (Byte, Giugno 1989) IBM non intendeva questa scheda come un prodotto autonomo ma solamente come una sorta di "technology preview" in attesa di una motherboard MCA esplicitamente progettata per il 486.

This vintage picture, reproduced from the issue #105 of the (now defunct) Italian magazine "Micro & Personal Computer" (a somewhat mytical computer magazine here in Italy), shows the interior of a IBM PS/2 70 Model A21 upgraded with a 486DX-25 card (look at a similar card here). This is the very first appearance of the i486 in a IBM system. Note: the rest of the computer remains unchanged, it’s a "standard" PS/2 70-A21. IBM can do this because the original machine is based upon a processor’s daughtercard. The 486DX module hasn’t a second-level external cache. All the chips surrounding the CPU are TTL "glue logic" along with some PLA. Many 486 upgrade modules have the same rework shown in our page (see the link above). The caption of the rightmost picture reads: "the IBM [PS/2] model 70 upgraded to the i486 CPU outperforms the ordinary A-21 with FPU [387DX] by four times. The upgrading kit is expensive: 7 millions Lire". For reference: 1 EUR = 1,936.27 Lire. In 1989, having 1 USD = 1,511 Lire, the cost of this card in Italy was roughly 4,633 USD (it’s a 1989 value, you must actualize it by considering the price inflation). This card has been announced at IBM’s briefing during the Comdex 89 (Byte, June 1989, IBM Shows PS/2 Powered by Intel’s 80486), page #16. Initially it wasn't conceived as an "independent" product nor as a true commercial one, but only as a "technological announcement". IBM planned the introduction of a MCA motherboard specifically designed for the new Intel chip for the first quarter of 1990 as well as a new wave of 386-powered machines based on the i386DX CPU running at 33 MHz. Remember the PS/2 70 "upgraded" isn’t the first 486-equipped PC appeared on the market. The very first was the Apricot VX-FT, from UK.

Riprodotta dal numero di Giugno 1993 della rivista MCmicrocomputer, questa immagine mostra una scheda Processor Complex Type 4P con processore Intel Pentium a 60 MHz (Socket 4), vedi, con la quale era possibile effettuare l’aggiornamento di macchine IBM PS/2. Nella foto in alto si vede anche un Processor Compex Type 2 che ospita una CPU i486DX/2-50.

This picture (reproduced from the issue of June, 1993, of the Italian magazine "MCmicrocomputer") shows a IBM Processor Complex Type 4P (with a Pentium 60 installed, look at a similar one), selled as an easy (but expensive!) upgrade for the PS/2 Model 85, 90 and 95. The article reads: "since the volume reached by Intel's Pentium production line will remain limited during the current year [1993], initially only a small number of machines equipped with the new CPU will be available. Nevertheless [IBM] is a privileged Intel's customer and we can expect Intel will ship more Pentium processors to IBM than to the rest of PC productors". As the authoritative Ohland’s site tells, the oldest version of this processor complex has a yellowish SynchroStream controller chip (at the left of the heatsinked voltage regolator). The "specimen" displayed in our page is likely a more recent revision (dated 1993-36). The CPU is on the left, surrounded by "glue logic" and cache chips; the cache controller is a 82496. The rightmost "silver-capped" IC is a multichip module containing the bus buffers.

http://john.ccac.rwth-aachen.de:8000/alf/ps2_95t4_586/: PS/2 Model 95 with this Processor Complex installed

http://walshcomptech.com/ohlandl/complexes/Type4-P.html: Processor Complex Type 4P

La motherboard Hauppauge 4860 (vedi), qui presentata nel numero 11, vol. 15, 1990, della rivista Byte è un interessante esempio di uso della CPU RISC Intel i860 (a 33 MHz) come coprocessore per un processore i486DX, il tutto disponibile nell’ordinario formato full-AT con bus EISA. Nei primi anni Novanta ci sono stati anche altri esempi di utilizzo dell’i860 come coprocessore in schede ISA, MCA e NuBus dedicate principalmente all’accelerazione in hardware di compiti particolarmente pesanti (compressione JPEG e/o MPEG, OCR, elaborazione in tempo reale di flussi audio/video etc.) per i processori x86 dell’epoca. L’i860 era inadatto all’impiego come CPU primaria in un sistema a causa della sua lentezza in alcune operazioni chiave come il task-switching.

This vintage ad reproduced from Byte magazine, volume 15, issue #11 (1990) shows the Hauppauge 4860 EISA AT motherboard aimed to the market of professional/high-end PCs. In this board the i860 RISC processor, clocked at 33 MHz, acts as a coprocessor for a "ordinary" i486DX, sharing the same memory and I/O space. The resulting platform is rated at 25 MFLOPS. In the early 90s the 4860 was not the only appearance of the i860 in the PC market. Several (expensive!) solutions from a handful of productors entered the market, with limited success and popularity. These ISA, MCA and NuBus cards were targeted to numerical intensive applications such as JPEG/MPEG coding, realtime processing of audio/video streams, OCR programs and so on. The i860 itself isn’t a good candidate as the main CPU of a workstation mainly because it’s too slow in some critical aspects (task switching, interrupt processing). Its floating-point performance was overextimated by Intel. 25 MFLOPS are only a theoretical value, heavily influenced by the code (software) structure. A more realistic benchmark rates the i860-33 at no more than 18 MFLOPS. Nevertheless it was the first true superscalar Intel’s CPU, capable to do a maximum of three operations in parallel (two integer and one floating-point). The 4860 has a Weitek FPU socket; it’s unclear for me (unfortunately I don’t have original documents/manuals from Hauppauge) whether or not the 4167 can be used together with the i860.  

http://www.mynikko.com/CPU/RISC.html: webpage devoted to Intel RISC CPUs

http://g-lenerz.de/hauppauge-001.html: very interesting webpage about the Hauppauge 4860: shows a complete system, not only the motherboard (nice and well-done site)

http://stason.org/TULARC/pc/motherboards/H/HAUPPAUGE-COMPUTER-WORKS-INC-486-4860-MOTHERBOARD.html: Hauppauge 4860 motherboard settings

http://www.geekdot.com/index.php?page=intel-80860: interesting pages about the i860 and its applications as a numerical coprocessor (many ISA/EISA i860 cards pictured and described in detail!)

Questa immagine tratta da un articolo di A. J. Blodgett apparso sulla rivista Scientific American (in Italia Le Scienze) mostra in dettaglio alcuni dei 33 livelli di interconnessione contenuti nel substrato ceramico di un modulo TCM (vedi) impiegato nei calcolatori IBM S/390. Il primo in alto a sinistra è il livello sul quale vengono saldati i chip (fino a 100 per modulo). Al suo fianco uno dei cinque strati di ridistribuzione, che conducono i segnali dai pin dei chip ai livelli inferiori; al centro, due degli strati di interconnessione; sotto a sinistra, lo strato di massa (tensione di riferimento) e quello di alimentazione.

This picture reproduced from a paper of A. J. Blodgett, published in Scientific American, 1981, shows in detail some of the many interconnection layers of a TCM (here is a similar one) manufactured by IBM and utilized in the S/390 family of computers. The two top layers are the soldering layer (left) and one of the 5 redistribution layers (right). At the picture's center there are two of the many interconnection layers. The last two layers are the voltage reference (left) and one of the power supply layers (right). A typical S/390’s TCM contains up to 33 layers and 100 chips organized in a 10 by 10 matrix.

Questa immagine, ripresa dallo stesso articolo, esemplifica il guadagno in termini di numero di connessioni e di lunghezza delle stesse ottenuto con l’impiego dei TCM nei calcolatori S/390 - 3081 rispetto alla precedente generazione (macchine 3033), a parità di complessità logica dei circuiti.

The picture above, reproduced from the same paper, clearly exemplifies the advantages of TCM technology over the previous generation of packages (IBM 3033). The diagram on the left shows the dramatically reduced number of interconnections from chips to modules (TCMs in S/390) and from modules to the system-level. In the S/390 architecture the intermediate level of connections, identified by the label "da supporto a piastra intermedia", literally "from support (read: module, package) to card" has been removed thanks to the utilization of TCMs. The rightmost part of the picture is even more impressive as it shows the gain of a 3081 processor over a previous generation’s 3033 in terms of interconnections length - expressed in meters, we are in Europe! ;-) The Italian word "piastra" means "card" as well as "circuit board". "Piastra intermedia" means here "plugin card"; "piastra principale" is "backplane board". You know the TCMs are directly connected to the backplane via a peculiar high-density, 1,088-pins "socket" called "bed of nails" by IBM.

Dettagli del tipo di modulo TCM impiegato negli IBM 3081 e 3084, con raffreddamento a liquido; contiene fino a 133 chip logici (bipolari, per un totale di circa 45.000 gate). I pin di collegamento sono in tutto 2.772. 

"At the heart of 9 MIP, IBM 3081 processor complex is the hermetically sealed, water-cooled Thermal Conduction Module (TCM). The 1800-pin TCM is approximately 150 by 150 by 60 mm high and contains up to 133 chip sites arrayed on a 90 by 90 mm 33-layer ceramic substrate. Each 4.6 by 4.6 mm TTL chip, containing up to 704 circuits for a peak heat dissipation of 4 W, is attached to the substrate via solder bumps. Up to 300 W can be removed for each TCM, and as many as nine TCM modules may be mounted on a single 700 by 600 mm PCB."

Vedi: http://www-03.ibm.com/ibm/history/exhibits/vintage/vintage_4506VV3121.html

Vedi: http://www-03.ibm.com/ibm/history/exhibits/attic2/attic2_015.html

References (IBM docs from Technical Journal)

http://www.research.ibm.com/journal/rd/261/ibmrd2601H.pdf: "A conduction-cooled module for High-performance LSI devices"

http://www.research.ibm.com/journal/rd/263/ibmrd2603G.pdf: "Development of Interconnection Technology for Large-scale Integrated circuits"

http://www.research.ibm.com/journal/rd/271/ibmrd2701D.pdf: "Multi-layer Ceramics Manufacturing"

http://www.research.ibm.com/journal/rd/271/ibmrd2701E.pdf: "Precise numerical control for the TCM"

http://www.research.ibm.com/journal/rd/261/ibmrd2601E.pdf: "Thermal Conduction Module: A High-Performance Multilayer Ceramic Package"

http://www.research.ibm.com/journal/rd/261/ibmrd2601F.pdf: "A New Set of Printed-Circuit Technologiesf or the IBM 3081 Processor Unit"

http://www.research.ibm.com/journal/rd/263/ibmrd2603E.pdf: "Advanced Printed-Circuit Board Design for High-performance Computer Applications"

http://www.research.ibm.com/journal/rd/255/ibmrd2505X.pdf: "Electronic Packaging Evolution in IBM"

http://www.research.ibm.com/journal/rd/263/ibmrd2603F.pdf: "High-density Board Fabrication Techniques"

http://www.research.ibm.com/journal/rd/261/ibmrd2601F.pdf: "A New Set of Printed-circuit Technologies for the IBM 3081 Processor Unit"

http://www.research.ibm.com/journal/rd/261/ibmrd2601C.pdf: "IBM 3081 Processor Unit: Design Considerations and Design Process"

http://www.research.ibm.com/journal/rd/261/ibmrd2601B.pdf: "System Development and Technological Aspects of the 3081 Processor Complex"

http://www.research.ibm.com/journal/rd/353/ibmrd3503C.pdf: "The IBM ES/9000 Type 9121 Air-cooled processor"

http://www.research.ibm.com/journal/rd/353/ibmrd3503F.pdf: "IBM S/390 Air-cooled Alumina TCM"

IMHO this is one of the best papers dealing with IBM packaging technologies available online: a 4 MB PDF file, don’t miss it if You are interested in IBM’s odd chips: http://www.impact-emap.org/2008/Files/NewsFile/Keynote-Yutake%20Tsukada.pdf

IBM packaging technologies are covered in detail within the (huge) book: Microelectronic Packaging Handbook, edited by R. R. Tummala and E. J. Rymaszewski, Van Nostrand Reinhold 1989, ISBN 0-442-20578-3. Throughout the book there are many examples of MCMs produced by IBM as well as by NEC, Fujitsu and so on.

The website "Goldtraces" (http://www.goldtraces.com/IBMmainframe.htm) has a little but nice section devoted to TCMs. Well done! I’m not the only *lover* of IBM’s chips! ;-)

A detailed rear-view of a 9121 TCM is here: http://www.computermuseum.li/Testpage/IBM-TCM-1990s.htm (clearly shows the "bed of nails")

Another nice freely available paper: http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=00163954

Also of interest

http://www.research.ibm.com/journal/rd/425/perfecto.pdf: "Thin-film MCM packages for IBM high-end servers"

(da: Tummala, Rymaszewski et al., Microelectronics Packaging Handbook, Van Nostrand Reinhold 1989, ISBN 0-442-20578-3, pag. 1093)

Modulo TCM, Thermal Conduction Module, della CPU di un IBM S/390 9672-R14 (G3) Parallel Enterprise Server, nel suo supporto per il trasporto (pesa circa 3 Kg). I mainframe della serie 9672 sono le macchine più potenti della famiglia IBM S/390, basata sull'architettura di sistema ESA/390, introdotta nel 1990 con la serie ES/9000 (IBM 9021, 9121, 9221). Questi calcolatori sono stati realizzati in più versioni (generazioni) successive, dalla G1 fino alla G6, dapprima con processori a tecnologia bipolare e quindi, a partire dalla generazione G3, con processori CMOS. L'avvento di questi ultimi ha consentito la realizzazione di sistemi più compatti ed economici, nonché meno esigenti dal punto di vista del raffreddamento. ESA/390 è un'architettura di sistema a 32 bit, con indirizzi a 31 bit, diretta evoluzione di quella del System/370, con la quale mantiene la compatibilità. 

Vista del medesimo TCM (IBM 21L2710), che può contenere fino a 133 chip, dal lato delle connessioni di backplane. I piedini (pin) sono suddivisi in quattro gruppi ciascuno dei quali ne contiene circa 600. Questo TCM è raffreddato ad aria (air-cooled); prima dell'introduzione dei processori CMOS, alcuni modelli 9672 impiegavano invece il raffreddamento a liquido.

Vedi: http://ibmcollectables.com/gallery/view_album.php?set_albumName=album122 (IBM 3081).

Vedi: http://members.optusnet.com.au/intaretro/Packages.htm (IBM 9121).

Vedi: http://downloads.hindawi.com/journals/apec/1982/204239.pdf

Anche: http://ec.europa.eu/environment/waste/stakeholders/individual_bus/ibm/comments.pdf (tratta dell'evoluzione della tecnologia di fabbricazione dei TCM in relazione al contenimento dell'impatto ambientale da piombo ed altri metalli pesanti).

Sui mainframe S/390: ftp://ftp.software.ibm.com/software/it/systemz/university/libro_il_mainframe_novembre_2008.pdf

Sui processori S/390: http://www.redbooks.ibm.com/redbooks/pdfs/sg244575.pdf

TCM raffreddato ad aria impiegato nei calcolatori IBM System/390. I chip sono bipolari, ed assorbono complessivamente circa 300 Watt di potenza. Con il passaggio agli integrati CMOS la potenza assorbita è scesa del 50% circa a parità di numero di gate logici.

TCM air-cooled (raffreddato ad aria) appartenuto ad un calcolatore IBM ES/9000 Type 9121 (probabilmente il modello -320), 1990/1. Questo esemplare è danneggiato (due chip sono fratturati, mancano la gran parte dei piccoli chip marroni) perché proviene da un lotto di materiali destinati al recupero dei metalli pregiati. Ciononostante è comunque un interessante oggetto che dà l'idea della complessità di questo tipo di modulo multi-chip sviluppato da IBM. I riflessi in alto a destra sono dovuti alla plastica interposta tra il TCM ed il vetro dello scanner utilizzato per "catturare" questa immagine, plastica necessaria dal momento che la superficie dei chip è ancora sporca di grasso siliconico usato per facilitare la trasmissione del calore. Le dimensioni reali sono di circa 13 per 13 centimetri, il peso di circa 550 grammi. In questa pagina è visibile un TCM simile. Un altro esemplare, integro, è invece visibile qui: http://members.optusnet.com.au/intaretro/Packages.htm. Questo tipo di TCM ha 2.772 piedini di collegamento organizzati in 9 "strisce" parallele. L'IBM Enterprise System (ES) 9000 - 9121 faceva uso di tecnologia VLSI mista, bipolare (ECL/DCS) e CMOS; i moduli TCM della CPU contenevano entrambi i tipi di circuiti integrati. La gran parte degli integrati CMOS erano memorie SRAM ad alta velocità. A differenza della serie 9021 (raffreddata a liquido), le macchine 9121 impiegavano il raffreddamento ad aria forzata, che le rendeva più economiche ed affidabili. I chip di colore più scuro (hanno un lato di 6,5 mm) sono integrati logici ECL oppure DCS (Differential Current Switch, un'evoluzione dell'ECL) contenenti un massimo di 5.240 celle logiche ECL (gate, o porte) ciascuno, oppure 2.600 gate DCS, più 360 gate di I/O, con geometrie da 1 micron; gli altri sono SRAM CMOS da 128 kbit con interfaccia ECL, appositamente sviluppate da IBM per questa classe di mainframe. I piccoli "chip" di colore marrone sono condensatori di disaccoppiamento. Un TCM di questo tipo può ospitare 121 integrati e 144 condensatori; ciascun chip ha a disposizione 648 punti di connessione (saldatura) col substrato a livelli multipli, che contiene più di 400 metri di interconnessioni. Grazie all'elevata integrazione ed all'efficace trasmissione del calore, questo tipo di TCM può assorbire fino a 600 W di potenza senza richiedere raffreddamento a liquido.

Vedi: http://www-03.ibm.com/ibm/history/exhibits/mainframe/mainframe_FS9000.html

Vedi: http://www-03.ibm.com/ibm/history/documents/pdf/sys390.pdf

Modulo TCM air-cooled (raffreddato ad aria) di mainframe IBM System/390, probabilmente un 9021, o un più vecchio 3081, completo del dissipatore di calore (1991). Il dettaglio in basso a sinistra mostra il tappo a vite che chiude il punto di inserimento dell'elio. Questo gas, che riempie gli spazi vuoti compresi tra il modulo multi-chip e la parte superiore del TCM, serve a migliorare la trasmissione del calore (l'elio è un eccellente conduttore di calore). Il peso del TCM completo è di circa 2,5 Kg; il solo "nucleo" ceramico multistrato (MCM) pesa 270 grammi. I pin sono in totale 1.800.

Nota - Ho identificato questo TCM come appartenente ad un 9021 in base 1) alla data di produzione, 1991, e 2) al raffreddamento ad aria. In effetti il numero dei pin (1.800) e la loro disposizione farebbero pensare anche al modulo di un IBM 3081. Quest'ultima classe di macchine è tuttavia più vecchia (1980, la produzione è cessata nel 1987) e raffreddata a liquido. Rimane comunque il dubbio, perché il socket è in tutto identico a quello dei TCM 3081 visibili in diverse pagine web (vedi ad esempio questa immagine, mentre un TCM 9121 è visibile qui). Tuttavia, in questa pagina è visibile un modulo TCM che è descritto come appartenente ad un mainframe 9121 e che sembra dello stesso tipo di quello riprodotto qui. Un'eccellente immagine di un TCM di questo tipo, sezionato (!), è visibile qui: http://www.cpu-galaxy.at/TCM_illustrate.jpg (comprende le descrizioni delle varie parti). Nell'articolo IBM System/390 air-cooled alumina thermal conduction module di J. U. Knickerbocker et al., in IBM Journal of Research and Development, vol. 35 no. 3 - Maggio 1991, pag. 331, c'è un'interessante tabella di comparazione fra i TCM dei calcolatori 3080, 3090 (raffreddamento a liquido) e System/390-9121: i primi hanno dimensioni 90 per 90 mm, con 1.800 piedini; i secondi, 110,5 per 117,5 mm, sempre con 1.800 piedini; i moduli del 9121 infine misurano 127,5 per 127,5 mm e hanno 2.772 piedini. Le misure sono riferite al solo modulo multichip ceramico: sulla base di tale tabella, questo sembrerebbe essere un TCM appartenuto ad un calcolatore di classe 3080.

"The IBM Enterprise System/9000 Type 9121 air-cooled processor achieves, with the same or reduced physical floor space and power levels, a performance level equal to or greater than those of previous IBM processors. This performance level was attained by a combination of design innovations: a new air-cooled thermal conduction module (TCM), integration of bipolar and CMOS technology in this TCM, the design and implementation of a differential current switch bipolar circuit family, integrated programmable memory subsystem design, and extensive use of VLSI technology. The result of these innovations was a 15ns-cycle air-cooled machine" (vedi). 

Here is a really nice image of a cross-sectioned TCM (very good picture): http://www.cpu-galaxy.at/TCM_illustrate.jpg, complete with descriptions. IMHO a piece of photographic art!

Vedi: http://downloads.hindawi.com/journals/apec/1982/204239.pdf

Anche: http://www-03.ibm.com/ibm/history/exhibits/vintage/vintage_4506VV3121.html (sulla tecnologia del 3081).

Anche: http://www.computermuseum.org.uk/fixed_pages/IBM3084_TCM.html (esempi di TCM di IBM 3084 raffreddato a liquido).

Anche: http://picasaweb.google.com/lh/photo/7AA-qXPCBGMKicq2WoQLcA

Anche: http://www.goldtraces.com/IBMmainframe.htm (esempi di moduli TCM di mainframe 3081 e 9121).

Parte di TCM di mainframe IBM 9121. Benché alcuni chip siano rovinati, consente di vedere in dettaglio l'organizzazione del modulo, che comprende sia integrati logici LSI che memorie. Si notano anche alcuni reworking (correzioni circuitali) effettuati punto a punto con fili sottili di rame saldati ai punti di contatto.

20.3.2015 - Portachiavi promozionale IBM in alluminio che riproduce un modulo TCM.

Vista laterale dello stesso TCM raffigurato sopra. Questo esemplare è completo di tutti i particolari. Una descrizione dettagliata della struttura dei moduli TCM si trova nell'articolo Multi-Chip Module Technology di R.A. Rinne e R.D. Barbour, in Electrocomponent Science and Technology, 1982, vol. 10 pag. 31-49, disponibile online in formato PDF.

Modulo TCM (1990) pronto per il trasporto. Il codice data (datecode) è 9024. E' probabile che questo TCM sia appartenuto ad un mainframe IBM ES/9000 9021 water-cooled, cioè raffreddato a liquido: l'identificazione si basa sulle misure (110,5 per 117,5 mm) e sul numero di piedini, 1.800 (vedi articolo citato più sopra).

Vedi: http://ibmcollectables.com/gallery/album134 (TCM simile, con P/N e datecode diversi).

Anche: http://ibmcollectables.com/gallery/album122

Vista della CPU di un IBM 3090 raffreddato a liquido: http://hampage.hu/oldiron/ibms/3090cpu.jpg

Interno della CPU di un IBM ES/9000 raffreddato a liquido: http://hampage.hu/oldiron/ibms/proci.jpg

Vista dall'altro lato del modulo TCM raffigurato sopra. Uno dei quattro piedini di gomma è stato rimosso. Questo TCM sembra dello stesso tipo di quello visibile qui: http://www-03.ibm.com/ibm/history/exhibits/attic2/attic2_015.html

History and Evolution of IBM Mainframes: http://poincare.matf.bg.ac.rs/~zstanic//uor/Slajdovi/IBM.pdf

IBM Mainframes: 45 Years of Evolution: http://archive.computerhistory.org/resources/Donations_in_Process/X5331.2009_Ehrman/zhistory.pdf

Il Mainframe (in Italiano): vedi questa pagina.

5.9.2014 - Modulo multichip (MCM) contenente la CPU di un mainframe IBM z900 (vedi anche: http://www.cpu-world.com/forum/viewtopic.php?t=23592). Lo z900, introdotto da IBM nel 2000, è stato il primo membro della Serie Z (Z Series), la famiglia di mainframe CISC a 64 bit che ha rimpiazzato la fortunata serie System/390. Commercialmente queste macchine erano note inizialmente come "IBM eServer zSeries"; nella pratica, il nome zSeries venne usato unicamente per riferirsi ai modelli z900 e z990; nel 2006 la famiglia fu rinominata "IBM System z", con la "z" minuscola. Architetturalmente questi mainframe erano compatibili all'indietro con quelli delle serie 360, 370 e 390, ragion per cui potevano eseguire programmi sviluppati anche più di quarant'anni prima. Rispetto al modello z900, lo z990 introduceva una CPU autenticamente superscalare; ciascuna delle due macchine poteva comunque ospitare un massimo di 32 CPU per macchina. I modelli z900/z990 si basavano su tecnologia CMOS. Queste CPU sono progettate per lavorare in ambienti "data intensive" tipici del mondo dei mainframe, ambienti cioè in cui i processori sono chiamati a svolgere operazioni relativamente semplici e ripetitive su grandi moli di dati (tipicamente decine di gigabyte), come ad esempio nel caso dei database relazionali di grandi dimensioni. Per contro i personal computer e le workstation sono casi di ambienti "CPU intensive", in cui il processore deve eseguire operazioni più complesse su quantità di dati abbastanza piccole (centinaia di MB o qualche GB). Quando lo z900 venne introdotto, la sua CPU era implementata utilizzando il più complesso modulo MCM fino ad allora realizzato: fabbricato con l'utilizzo simultaneo di tecnologie impiegate negli MCM-D (film sottile e vetroceramica) e negli MCM-C (vetroceramica e metallizzazione), conteneva più di 1 km di connessioni ed un massimo di 35 chip, per una potenza totale di circa 1.300 Watt. Inoltre, i chip CMOS operavano a frequenze elevate: 918 MHz internamente e 459 MHz esternamente, molto superiori a quelle tipiche dei mainframe System/390. Mentre questi ultimi riunivano da 12 a 14 processori per MCM (CPU G5 e G6 rispettivamente), lo z900 integra 20 processori per modulo; i chip sono fabbricati con processo a 0,18 micron (contro gli 0,22 micron del G6 ed i 0,25 micron del G5). La velocità media è di 250 MIPS per processore, ovvero circa 2.694 MIPS nel complesso (si tratta di una configurazione SMP su singolo modulo MCM). Il modulo MCM -risultato di una collaborazione tra IBM ed Hitachi- contiene le CPU, la cache di secondo livello, i controller della cache e della memoria, i controller di accesso al bus di sistema. Tra le CPU vi sono circa 16.000 connessioni a livello di modulo. Le dimensioni dei chip delle CPU sono di 9,9 per 17 millimetri. Il modulo raffigurato qui contiene 8 CPU single-core e 4 chip di cache L2 (al centro), oltre a due chip MBA (Memory Bus Adapter, in alto ed in basso a destra) ed un System Controller Chip (a sinistra in basso). La capacità dei chip di cache L2 è di 4 MB ciascuno per un totale di 16 MB per modulo. L' MCM ha forma quadrata con lato di 127 mm, come nel caso dei System/390 G5 e G6; il numero totale di punti di connessione tra chip e substrato è pari a circa 101.000 per modulo, contro gli 83.000 del G6, ciò che richiede una spaziatura tra punti di contatto di soli 280 micron.

Aggiornamento Settembre 2014

E' probabile (vedi: http://2cpu.co.kr/bbs/board.php?bo_table=hardware_2014&wr_id=33740) che si tratti di un MCM proveniente dalla CPU di un mainframe della serie IBM System z9, una famiglia di server CISC SMP (fino a 54 vie) con CPU superscalari introdotta nel 2005 e suddivisa in due gruppi di macchine: Enterprise Class (EC) e Business Class (BC). Una breve descrizione di questa serie di mainframe IBM si trova qui: http://en.wikipedia.org/wiki/IBM_System_z, oppure si può fare riferimento a questo documento IBM che descrive anche l'evoluzione della Serie Z.

Vedi: http://cseweb.ucsd.edu/classes/wi06/cse291-b/slide/let1/z900.pdf

Anche: http://www.redbooks.ibm.com/redbooks/pdfs/sg247124.pdf (descrizione tecnica della famiglia z9).

Vedi: http://www.cpu-world.com/forum/viewtopic.php?t=23592 (MCM dalla CPU di un mainframe Z990).

Anche: http://2cpu.co.kr/bbs/board.php?bo_table=hardware_2014&wr_id=33740 (indicato come proveniente dalla CPU di un mainframe Z9).

31.7.2015 - Modulo MCM contenente 4 CPU POWER 5 e 4 chip di cache; essendo il POWER 5 un processore dual-core, un singolo MCM contiene in tutto 8 core. Questo processore è disponibile anche in altre, più ridotte, configurazioni con 1 CPU + 1 cache (DCM o "Dual Chip Module) e 2 CPU + 2 cache (QCM, "Quad Chip Module"), entrambe visibili qui assieme ad una breve descrizione del processore stesso. Nell'immagine si vede il modulo così come viene montato nel server, completo di dissipatore di calore e con tracce di pasta siliconica; questa è invece una foto col dissipatore rimosso (oppure questa). Il modulo MCM misura 95x95 millimetri; ciascun chip di cache L3 ha una capacità di 36 MB. La CPU POWER 5 è fabbricata con processo CMOS a 0,13 micron, 8 livelli di interconnessione in Rame, e contiene circa 276 milioni di transistor. Questo articolo è dedicato alla versione QCM.

Vedi: http://www.ece.cmu.edu/~ece447/s12/lib/exe/fetch.php?media=wiki:kalla-2004.pdf

Anche: https://www.cs.utexas.edu/users/cart/arch/fall03/KallaSlides.pdf

Anche: http://www.theinquirer.net/inquirer/news/1018130/ibm-power5-the-multi-chipped-monster-mcm-revealed

4.10.2015 - Scheda CPU di un mainframe midrange IBM della Serie S/390 Multiprise (circa 1998), probabilmente il modello 2003 o il 2000, realizzata con componenti CMOS VLSI tra cui un modulo multichip (a sinistra, col dissipatore di calore di colore chiaro) contenente il processore vero e proprio. A destra è visibile la zona per la saldatura di un'eventuale secondo processore. Questo è un Processor Assembly QX30 caratterizzato dalla sigla IBM 60H0883; le dimensioni sono di circa 25 per 35 centimetri. L'elaboratore al quale apparteneva è un modello introdotto nel 1996 e destinato alle medie/grandi organizzazioni; come sistemi operativi può impiegare l'OS/390, il VM/ESA oppure Linux. Una macchina completa è visibile qui. L'architettura di riferimento è l'IBM ESA/390; le CPU dei Multiprise 2000 e 3000 (quest'ultimo una versione più compatta del primo) sono basate sui processori CMOS del mainframe IBM 9672 G5. Il modello 2000 è stato in particolare l'ultimo e più recente mainframe della famiglia S/390 a supportare il "vecchio" modo di compatibilità (cosiddetto "pre-XA") col Sistema/370.

Vedi: https://www-03.ibm.com/ibm/history/documents/pdf/sys390.pdf 

Scheda CPU (IBM FRU 60H1317) di un server IBM System/390 Multiprise 3000 (IBM Enterprise Server 7026-H30, 1999/2002). Il processore di classe G5 è visibile sulla destra e consiste in un modulo multichip ceramico con dissipatore di calore passivo. Il modello H30 è una macchina uniprocessore con 1 GB di memoria RAM di base collocata sulla scheda della CPU, espandibile a 16 GB. La CPU è realizzata con tecnologia VLSI CMOS a 0,25 micron, 6 livelli di metallizzazione ed è compatibile con l'architettura standard IBM ESA/390.

Vedi: http://www.hotchips.org/wp-content/uploads/hc_archives/hc10/2_Mon/HC10.S5/HC10.5.1.pdf (architettura della CPU S/390 G5).

Vedi: https://www.cs.utexas.edu/users/cart/arch/spring03/Webbslides.pdf.

Anche: https://www.academia.edu/3385991/IBMs_S_390_G5_microprocessor_design

20.3.2015 - La scheda 486/25 Power Platform (33F5461, FRU 64F0123) introdotta da IBM nel Giugno 1989 (vedi, Product Announcement 189-102 del 20.6.1989) e commercializzata in Italia a partire dal mese di Settembre '89, era un modulo di aggiornamento (Processor Upgrade Kit) che consentiva di trasformare un PS/2 Modello 70 -A21 oppure -A61 (vedi un esempio) in una macchina 486, sostituendo i moduli con CPU 80386DX a 20 e 25 MHz, anche noti come "386 Power Platform" (IBM FRU 15F7659). L'installazione della 486 Power Platform richiedeva anche la sostituzione delle due EPROM contenenti il BIOS e vendute assieme alla scheda. E' stata, storicamente, la prima soluzione commerciale IBM con processore 486. Quasi tutte le 486 Power Platform vendute presentano il reworking (correzione circuitale) visibile in questa immagine. Queste schede possono montare anche un processore 486SX oppure un Intel OverDrive. Venivano commercializzate senza dissipatore di calore, che in effetti non era indispensabile a patto di non far funzionare la macchina con il coperchio rimosso, cosa che interrompeva il normale flusso d'aria al suo interno causando un rapido surriscaldamento del processore. La 486 Power Platform era offerta al prezzo su strada di 3.995 Dollari (circa 4 milioni di Lire in Italia) dal quale andava detratto lo sconto praticato ai clienti che ritornavano alla Casa la scheda CPU 386 rimpiazzata.

5.9.2016 - Scheda IBM CPU Complex "Tipo 0" per IBM PS/2 Modello 90 (FRU 64F0782), 1989/90. Quando introdusse il PS/2 Modello 90, l'IBM decise di "spostare" la CPU con i relativi circuiti di supporto (controller DMA, logica di gestione del bus Microchannel) dalla scheda madre ad un'apposita scheda MCA indipendente detta "CPU Complex" allo scopo di facilitare l'aggiornamento del sistema da parte del cliente e proteggere il valore dell'investimento (si trattava di macchine assai costose anche per gli standard dell'epoca). Nel corso degli anni sono stati sviluppati 5 tipi successivi di CPU Complex, numerati in sequenza da 0 a 4, a loro volta suddivisi in un certo numero di revisioni minori. I tipi di gran lunga più diffusi sono stati l'1 ed il 2, dal momento che il 3 ed il 4 erano concepiti per l'uso nelle macchine Modello 95 con funzioni di server (sebbene potessero essere installate anche nel Modello 90). Tutti i tipi di CPU Complex, tranne il Tipo 0, erano basati su processori 486 SX/DX e Pentium. Esso montava invece un processore 386DX a 20 MHz con FPU opzionale ed era concepito come una soluzione entry-level per quei clienti che volevano acquistare un Modello 90 ma non trovavano conveniente il prezzo delle versioni con CPU 486. Il Tipo 0 (FRU 04G3884) ha avuto una diffusione molto ridotta poiché offriva all'incirca le stesse prestazioni del PS/2 Modello 70-121/A21 (da cui derivava) ad un prezzo comunque superiore, e molti clienti di IBM preferirono attendere l'abbassamento dei prezzi dei modelli 90 con CPU 486 per acquistarne uno direttamente. Montava 64 KB di cache controllata write-through da un Intel 82385. Il controller di DMA, siglato 90X8134, era il medesimo delle prime versioni del Tipo 1. Recentemente (Aprile 2016) su Ebay sono state messe in vendita alcune schede IBM (tra cui quella raffigurata qui) siglate 64F0782 che risultano essere una versione "ridotta" del CPU Complex Tipo 0 finora sconosciuta anche nei siti specializzati, priva di cache e per il resto identica al Tipo 0 vero e proprio. A parte il controller DMA, monta infatti gli stessi componenti (CPU Gate Array 33F5946, Memory Controller Gate Array 33F5944). Questi due ultimi integrati sono molto simili a quelli montati sulla scheda madre del PS/2 Modello 70-121 (vedi: http://john.ccac.rwth-aachen.de:8000/alf/ps2_70121/).

Vedi: http://ps-2.kev009.com/ohlandl/complexes/Type0.html

17.10.2016 - IBM CPU Complex "Type 1" versione G (FRU 92F0049) per PS/2 Modello 90 e 95, 1991 (il BIOS è del Febbraio 1993), con processore Intel i486SX-20. La versione G era destinata alle macchine entry-level (questa proviene da un PS/2 8595) e, di conseguenza, mancava di alcune caratteristiche presenti sugli altri modelli più avanzati (J e K): in particolare il connettore per la cache di secondo livello e lo zoccolo per la FPU Weitek 4167 oppure Intel i487SX. Per il resto gli integrati presenti sulla scheda rimangono invariati e sono, in ordine da sinistra verso destra: il controller di memoria (57F2194), due memory data buffer (U16 ed U20, 78F1659), il buffer del bus Microchannel (U30, 78F1659 oppure 54F2958 nelle versioni più vecchie), il controller di DMA (63F7520 o 90X8134 nelle prime versioni, ovvero il medesimo integrato già utilizzato nel "Tipo 0"). La scheda visibile qui presenta un reworking relativamente comune anche nelle versioni J e K, che ha lo scopo di evitare il blocco della macchina all'avvio del sistema operativo OS/2. La CPU 486SX a 20 MHz ha rappresentato, fatti salvi i pochi 486 a 16 MHz, il membro più "piccolo" della famiglia 486. Ha avuto scarso successo perché non offriva alcun reale vantaggio rispetto ai 386DX e, in taluni casi, neppure rispetto ai 386SX. Per questo motivo è generalmente considerato una CPU rara e comunque è molto meno diffuso delle versioni a 25 e 33 MHz. L'introduzione del 486SX-20 nell'Aprile 1991 fu dettata da considerazioni di natura prettamente commerciale, per sfruttare il richiamo esercitato sui potenziali acquirenti dal marchio "486" con una CPU venduta ad un prezzo sufficientemente basso da far concorrenza all'AMD Am386DX-40 presentato un mese prima e, alla prova dei fatti, molto più veloce. Un'operazione simile venne attuata qualche tempo dopo da Cyrix con il 486SLC-33. Su alcune macchine IBM il 486SX-20 è siglato "IBM 9314 03G9565".

19.12.2016 - IBM CPU Complex "Type 1" versione K (FRU 64F0198 con BIOS del 1990) con processore Intel i486DX-33. Questa versione supporta una cache L2 da 256 KB, 17 ns. Esiste in tre varianti: con lo zoccolo per il coprocessore (FPU) Weitek 4167, con i soli punti di saldatura per lo zoccolo come nel caso visibile qui, e senza zoccolo né punti di saldatura. Vedi: http://ohlandl.ipv7.net/complexes/Type1.html. In questa versione i due Memory Data Buffer ed il buffer MCA sono siglati 78F1659.

2.4.2015 - Portachiavi promozionale IBM contenente un chip DRAM da 8 Mbit, a sinistra, ed un chip VLSI (a destra) entrambi impiegati nella serie PS/2.

L'annuncio della Power Platform sulla rivista InfoWorld (a sinistra) ed una prova, sempre su InfoWorld 1989, di alcune macchine MicroChannel tra cui il PS/2 70 Modello 121 (a destra).

La copertina del numero di Novembre 1989 (vol. 15, n. 12) della rivista Byte annuncia l’introduzione del bus EISA. La rivista presenta anche in dettaglio il primo sistema x86 commerciale basato su questo bus, l’HP Vectra 486 (vedi la scheda madre).

The cover of Byte magazine, November 1989, vol. 15 n. 12, announces the introduction of the (then) new and still controversial EISA bus, together with the description of the first x86 machine based upon the new architecture, the HP Vectra 486 (see here the motherboard). EISA bus has been developed by the so-called "Gang of Nine" (Wyse, AST, Tandy, Compaq, HP, Zenith, Olivetti, NEC and Epson) as an evolution of the obsolete AT-bus and an alternative to the IBM’s proprietary Microchannel (MCA) architecture, introduced in 1987 with the PS/2 family. EISA had less commercial success than expected by Intel, HP and Compaq; nevertheless this bus survived many years in high-end PCs and servers.

Anche se è poco noto ai più, l'IBM non è stata l'unico produttore di sistemi MicroChannel (MCA): in questo numero di PC Magazine, Ottobre 1990, ne vengono provati 11 diversi basati su 386DX ed SX, tra cui il Compaq Deskpro 350S, il Wang MC350, l'Apricot Qi 300-80, l'NCR PC386SX/MC20, il Tandy 5000MC, il Memorex Telex 7270, il MiTAC MPS3000F, l'Olivetti P800 e l'ALR MicroFlex 3300.

Nel numero di Novembre 1989 della rivista Byte, l’annuncio dell’introduzione della famiglia RISC IBM RS/6000. La macchina raffigurata è un sistema desktop RS/6000 Modello 7012-300 con CPU POWER (RIOS-9) e bus Microchannel.

Announcing the introduction of the IBM’s RS/6000 family (Byte magazine, November 1989). The system pictured is a desktop-sized RS/6000 Model 7012-300 based upon the POWER CPU (so-called RIOS-9). The 7012 is a Microchannel machine. A popular workstation in Europe.

Scheda CPU (Processor Board) di un IBM System/38 (1978, la scheda è del 1982). Il System/38 (IBM 5382), o brevemente S/38, inizialmente noto col nome in codice "PACIFIC", era un minicomputer dalle particolari ed avanzate caratteristiche hardware e software, che può essere considerato come il diretto antenato dell'AS/400. L'architettura del System/38 deriva da un progetto IBM sviluppato e poi abbandonato durante gli anni Settanta, il cosiddetto "Future System Project" che avrebbe dovuto dar vita al successore dei mainframe System 360 e 370. Anche se le sigle possono far credere il contrario, il System/38 è antecedente al System/36 ed a differenza di quest'ultimo non è un'evoluzione del System/34. L'IBM System/38 è un computer storicamente importante dal momento che rappresenta l'unica macchina commerciale che utilizza lo schema di "capability-based addressing", un particolare sistema di controllo degli accessi alla memoria nel quale gli ordinari puntatori sono rimpiazzati da oggetti protetti (chiamati "capabilities") che possono essere creati solamente attraverso istruzioni privilegiate, eseguite esclusivamente dal kernel del sistema operativo. Un'altro computer con questa caratteristica, il Plessey 250 (1969), non può essere considerato una vera e propria macchina commerciale dal momento che è stata impiegata essenzialmente in ambito militare e, in misura molto più ridotta, nel settore delle telecomunicazioni (vedi http://www.eros-os.org/pipermail/cap-talk/2007-July/008234.html). Il System/38 è anche considerato (stando ad IBM) "l'unico computer commerciale con un database relazionale implementato direttamente a livello di sistema operativo" (vedi http://www-03.ibm.com/ibm/history/history/year_1978.html). Alcune interessanti fotografie si possono trovare qui: http://www.corestore.org/38.htm. L'elettronica del System/38 è realizzata con integrati MST (Monolithic System Technology).

Aggiornamento Novembre 2012

Nel manuale IBM System 38 Technical Developments, edito da IBM General Systems Division (GSD) e disponibile in PDF nel sito Bitsavers.org, ci sono due interessanti articoli riguardanti la tecnologia di fabbricazione dei circuiti logici e delle memorie del System/38. Il primo (Processor development in the LSI environment, di N. C. Berglund) tratta della progettazione logica e realizzazione della scheda CPU. Nel secondo, Integrated circuit design, production, and packaging for System/38 di H. W. Curtis, vengono forniti maggiori dettagli circa l'implementazione fisica della CPU stessa. I 29 circuiti logici LSI in essa contenuti sono gate array bipolari (Schottky TTL) con una complessità di 704 gate ciascuno, simile dunque a quella dei chip presenti nei TCM dei primi mainframe IBM 3090, corrispondenti a circa 7.000 componenti integrati (transistor, diodi, resistori). Tali circuiti sono alimentati ad 1,5 V; una seconda alimentazione a 4,5 V è invece utilizzata per circuiti driver esterni ai chip stessi. Nel medesimo articolo viene indicato che nella scheda CPU del System/38 sono presenti 22 tipi diversi di gate array e che essi sono contenuti in package PGA ceramici a 132 piedini, dei quali 94 di segnale. I chip, con 3 livelli di metallizzazione, sono montati con la tecnica C4 (controlled collapse) introdotta da IBM ai tempi del System/370. A pagina 15 (pagina 17 del PDF) c'è anche una foto di una scheda identica a quella visibile qui sopra. Nello sviluppo dei circuiti integrati costituenti questo processore IBM utilizzò un metodo all'epoca innovativo, chiamato LSSD (Level Sensitive Scan Design), per ovviare ad uno dei principali problemi che si incontravano nella progettazione logica di componenti digitali complessi (LSI) e cioè la relativa inaccessibilità dei segnali e degli stati logici interni al chip stesso. Le tecniche adoperate prima della LSSD implicavano la prova dei chip con complesse sequenze di bit al fine di provare l'esatto funzionamento e la corretta connessione in sequenza di tutti i circuiti interni, facendo sì che ai pin di output si producessero stati logici osservabili e tracciabili. 

Scheda di memoria per System/38, capacità 256 kword (a 48 bit). Impiega moduli MST contenenti due oppure quattro chip di DRAM ciascuno.

A memory (DRAM) board taken from a System/38. The capacity is 256 kword (the word is 48-bit wide). Each MST module contains two or four memory chips.

Aggiornamento Novembre 2012

Queste schede di memoria utilizzano chip DRAM NMOS (fabbricati con processo IBM SAMOS - Silicon and Aluminium MOS) da 32 e da 64 kbit. Il SAMOS era una variante del processo Si-gate (MOS con gate al Silicio) introdotto e largamente impiegato dalla Intel. Negli anni Settanta ed Ottanta IBM utilizzava spesso il termine "FET" (Field-Effect Transistor) in luogo di "MOS"; l'espressione "N-channel FET" è dunque equivalente a "NMOS". I moduli più grandi (vedi scheda sopra) contengono 4 chip da 32 kbit, per un totale di 128 kbit/modulo ed un tempo di accesso di 285 ns. In questi moduli, detti High-Density Main Memory Array, venivano anche impiegate DRAM da 64 kbit, per un totale di 256 kbit/modulo, con tempo di accesso di 440 ns. Una scheda con moduli da 64 kbit si può vedere in http://www.corestore.org/38.htm ed è caratterizzata dalla presenza di dissipatori di calore (heat spreader) su ciascun modulo. Nella memoria di controllo, anche detta di microcodice o Control Array Store, IBM utilizzava invece chip da 18 kbit (vedi Memory design technology for System/38, di Donofrio, Flur e Schnadt, in IBM System/38 Technical Developments, disponibile in formato PDF nel sito Bitsavers.org). Si noti che, come molte altre RAM IBM, i moduli visibili qui sono siglati IBM 7070 (che dovrebbe "puntare" allo stabilimento tedesco di Sindelfingen) ed IBM 14, codice quest'ultimo comune a molti integrati MOS.

10.3.2014 - Scheda CPU (planar) di un calcolatore IBM System/38 modello 700, 1985. Questa macchina era la versione più recente, e potente, del System/38 (vedi sopra). La scheda CPU dei System/38 esiste in almeno 4 varianti, di cui in questo sito ne vengono mostrate in tutto tre. In questo caso oltre agli integrati LSI (bipolari e MOS) in package IBM si vedono 3 moduli multichip ceramici multistrato con dissipatore di calore azzurro (in alto e al centro) e, in basso, cinque moduli per RAM SAMOS da 64 Kbit, ciascuno dei quali può ospitare fino a 4 chip. Il System/38 è stato il primo computer nel quale IBM ha adottato il concetto di "scheda CPU unica", o planar nel suo gergo, reso possibile dall'introduzione delle logiche LSI basate su gate array contenenti 704 e più porte (gate) per chip. La scheda in questo caso è un circuito stampato multistrato a 7 strati (livelli) sovrapposti. La CPU del 5832 originario comprendeva 29 integrati di 22 tipi diversi; la complessità logica totale era pari a circa 20.000 gate NAND.

Una delle schede che compongono la CPU di un IBM System/36 (modello 5362). Il System/36, o brevemente S/36, è un minicomputer introdotto da IBM nel 1982 come successore del fortunato System/34. Si tratta di una macchina business-oriented multiutente, multi-tasking che si programma in linguaggio RPG-II. L'S/36 è considerato un calcolatore "small business"; può avere un massimo di 7 MB di RAM e 716 MB di hard disk. Ha avuto un notevole successo sia in America che in Europa, a motivo della sua flessibilità ed espandibilità (notevoli per l'epoca). La CPU è suddivisa in due processori a 8 bit, denominati rispettivamente CSP (Control Storage Processor) e MSP (Main Storage Processor). Il primo esegue le funzioni di base del sistema operativo mentre l'MSP è il processore principale, che si occupa dell'esecuzione dei programmi caricati dagli utenti. L'S/36 non può essere considerato un vero sistema multiprocessore, dal momento che CSP ed MSP sono due parti della medesima CPU. Il suo sistema operativo tuttavia (chiamato SSP, System Support Program) supporta la multiprogrammazione e l'esecuzione dei programmi su processori multipli (in più macchine separate).

Scheda MSP Data Flow (P/N 4177046) di un IBM System/36 5360-B. Si tratta di una delle schede che compongono il processore principale del sistema, cioè l'MSP (Main Storage Processor). Fa uso di logica bipolare (TTL). Poco si conosce dei dettagli architetturali di questo processore, così come delle CPU della maggior parte dei minicomputer IBM "classici" (System/3 e successori). In questa versione l'MSP funziona a 1 MHz. Il 5360 è stato prodotto in diverse versioni successive, dalla -A fino alla -D; quest'ultima era del 60% circa più veloce rispetto alla prima.

Vedi: http://www.neurotica.com/wiki/IBM_System/36; http://en.wikipedia.org/wiki/IBM_System/36

Anche: http://www.corestore.org/36.htm

Anche: http://www.retronomicon.it/ibm/ibm_5363

Scheda processore di un Cluster Controller IBM 3274. Contiene una CPU Motorola 68000 a 10 MHz con sigle IBM, memorie DRAM e integrati IBM MST. Il 3274 è un controller di gruppi (cluster) di terminali per mainframe IBM, al quale si possono connettere fino a 32 terminali 3270 tramite porte coassiali.

CPU Motorola 68020 in una scheda IOP (Input/Output Processor) per IBM AS/400 9404. Processori della famiglia 68K sono stati impiegati da IBM in molte applicazioni di questo tipo; nelle macchine più recenti essi sono stati rimpiazzati da più veloci CPU PowerPC. Il resto dei componenti è rappresentato da memorie, TTL standard ed integrati IBM MST.

Altro esempio di scheda di I/O per IBM AS/400 con CPU Motorola.

6.5.2015 - Dettaglio di scheda Token Ring (IBM 83X9147A) per PC XT/AT, 1988. Funzionalmente è identica alla versione per bus MCA (Microchannel) utilizzata nelle macchine PS/2; anche i chip sono esattamente gli stessi. Nelle versioni più recenti i due chip a sinistra in basso non montano più i dissipatori di calore. Le prime schede Token Ring, protocollo poi standardizzato nell'IEEE 802.5, funzionavano alla velocità di 4 MB/s (con l'eccezione dell'implementazione semi-proprietaria per le workstation Apollo che funzionava invece a 12 MB/s). Soltanto nel 1989 IBM introdusse le prime schede a 16 MB/s. Le schede Token Ring prodotte da IBM utilizzavano chipset proprietari, a differenza di molte altre fabbricate da terze parti e basate su chip commerciali prodotti ad es. da Texas Instruments. La versione MCA di questa scheda è identificata dalla sigla IBM 83X7488A.

Scheda Microchannel HPS (High Performance Switch) per RS/6000 SP1 ed SP2 (Scalable POWERparallel). L'RS/6000 SP1 (9076 SP1, vedi) era un calcolatore parallelo a memoria distribuita basato su nodi con architettura POWER: ha rappresentato la prima versione della famiglia di macchine parallele (MIMD) IBM SP (Scalable POWERparallel). I "nodi" di una macchina SP sono equivalenti ad ordinari sistemi RS/6000, organizzati in gruppi (detti "frame") ciascuno dei quali ne contiene da 2 a 16; tra loro tali "nodi" sono interconnessi mediante switch ad alta velocità (40 MB/s) e bassa latenza (500 ns) detti HPS, acronimo di High Performance Switch (abbreviato anche "HiPS"). L'SP1 (1992) nacque come diretta evoluzione dei primi cluster formati da server RS/6000 fisicamente separati: è, in sostanza, un insieme di calcolatori riuniti in un unico rack (armadio). I nodi hanno processori POWER di prima generazione (in genere RIOS-1) funzionanti a 62,5 MHz (la potenza di calcolo in doppia precisione è pari a circa 125 MFLOPS per nodo). Come sistema operativo è impiegato il "classico" AIX di IBM (gli SP più recenti utilizzano invece Linux).  L'SP2 è un aggiornamento dell'SP1 alla seconda generazione di processori POWER, la POWER2. I nodi, che lavorano a 66,5 MHz, hanno una potenza di picco di 254 MFLOPS (vedi https://computing.llnl.gov/tutorials/ibm_sp/). L'HPS di prima generazione raffigurato qui sopra (IBM 89G2356) è una scheda Microchannel a 32 bit basata su processore RISC Intel i860XR-40 cui si affianca un chip full-custom progettato da IBM e fabbricato da LSI Logic (Vulcan MSMU) che contiene gran parte dell'hardware occorrente alle funzioni di switching. Gli HPS più recenti sono invece basati su processori embedded con architettura PowerPC.

The 9076 SP1 is the first member of the IBM Scalable POWERparallel series, a distributed-memory architecture based on RISC/6000 processing elements that communicate via messages through a multi-stage interconnection network. The SP1 has 8/64 processors, providing 1 to 8 peak GigaFLOPS. The architecture is scalable to TeraFLOPS. The computing nodes are 62,5 MHz RISC/6000 processors (125 MFLOPS peak) with 64/256 MB of memory. The interconnection network, or "switch fabric", consist of 8-by-8 crossbar switches arranged in an extra-stage omega network that provides 40 MB/s peak bandwidth per (bidirectional) connection. The hardware delay across the network is below 1 microsecond. Applications typically see 8,2 MB/s bandwidth and 29 microsecond latency. The network provides buffered wormhole routing for the self-steering packets of a message. The switch board of each 16-processor rack implements the first two stages of a multi-stage network, which has been "folded" in such a way that a packet between two nodes in the same rack traverses three switch stages if the two nodes are not connected to the same switch element, or one switch stage if they are. When source and destination are in separate racks, the packet traverses four switch elements. Beacuse of the redundance provided by the extra network stage, there are four routes possible between any two nodes in SP1, so that four different links would have to fail before a node was cut off from communication. (Almasi, Gottlieb, Highly Parallel Computing, Benjamin-Cummings 1994, pag. 512)

Vedi: http://www-03.ibm.com/ibm/history/exhibits/vintage/vintage_4506VV1002.html; http://archive.rootvg.net/column_risc.htm

Sull'architettura Scalable POWERparallel: http://www.hku.hk/cc/sp2/workshop/html/ibmhwsw/ibmhwsw.html

Anche: http://www.computer.org/portal/web/csdl/doi/10.1109/MPPOI.1996.559033; http://www.vitillaro.org/papers/hpc/sp2.pdf.

Anche (Scalable POWERparallel-2 o SP-2): http://www.kiwigeek.com/hjp/comps/IBM_SP2/

23.7.2014 - Dettaglio di un controller FDDI per server IBM con bus MCA (MicroChannel Architecture), 1994, formato complessivamente da due schede sovrapposte, nel quale è visibile una CPU RISC Intel i960CA a 33 MHz e due moduli multichip ceramici (a destra in alto ed al centro) siglati IBM9352, ciascuno dei quali contiene una coppia di integrati VLSI CMOS.

Scheda FDDI per IBM RS/6000 con bus MCA basata sul chipset AMD Supernet I. Sono visibili il RAM Buffer Controller Am79C81 (in basso a sinistra), il Data Path Controller Am79C82 (a sinistra in alto) ed il Fiber Optic Ring MAC Am79C83 (al centro immediatamente a sinistra del dissipatore di calore, sotto cui si trova l'Encoder/Decoder Am79C84). Al di sopra di quest'ultimo, il Data Separator Am79C85.

Controller Fiber Channel IBM/Bus Tech con interfaccia ESCON (1995). A destra in alto un processore RISC Intel 80960CF-33, anche noto come i960CF. Si tratta di una versione evoluta della CPU i960 (la versione originaria è la CA del 1989, visibile più sopra). L'i960CF è un processore superscalare a 32 bit con 4 Kbyte di cache istruzioni (associativa a due vie) contro 1 Kbyte della versione CA ed 1 Kbyte di cache dati a mappatura diretta (non presente nella versione CA). Nella CPU è anche integrato 1 KB di RAM oltre ad un controller DMA a 4 canali ed a un controller di interrupt. L'i960CF ad una frequenza di 33 MHz ha una prestazione tipica di 66 MIPS, dal momento che tutte le istruzioni possono essere eseguite in un solo ciclo di clock. L'integrato PCI9060 della PLX Technologies, in basso a sinistra, è un controller PCI bus master (bus accelerator chip) con buffer integrato, compatibile con le specifiche PCI v. 2.2 a 32 bit, 33 MHz, sia a 3,3 che a 5 Volt.

Vedi: http://datasheets.chipdb.org/Intel/80960/PRODBREF/272211_3.PDF

20.4.2015 - Dettaglio di una scheda grafica IBM Power GXT/500 (per workstation RS/6000) con diversi tipi di chip CMOS fabbricati da IBM, tra cui un modulo multichip (in alto a destra) ed un package PGA ad alta densità (a sinistra).

3.5.2015 - La scheda Extended Monochrome Graphics Display Adapter (E-MGDA) per RT-PC, siglata 60X5738 (di cui qui si vede un dettaglio con la memoria video, a sinistra, ed alcuni integrati MOS LSI in package MST), può essere considerata come la capostipite della vasta famiglia di schede grafiche professionali per le macchine RISC IBM. Si tratta in sostanza di un framebuffer senza alcuna reale capacità di accelerazione hardware delle funzioni grafiche invocate dai programmi e dal sistema operativo.  E' stata introdotta nel 1986 assieme ai primi modelli di RT-PC 6150 (RT = RISC Technology) con CPU ROMP a 32 bit e veniva commercializzata assieme al costoso monitor monocromatico IBM 6155, capace della ragguardevole (per l'epoca) risoluzione di 1.024 per 768. Gli elaboratori equipaggiati con questa combinazione scheda-monitor venivano impiegati principalmente nelle applicazioni di CAD/CAM, in verità abbastanza rare e costose su questa piattaforma, a causa anche delle sue particolarità che rendevano laboriosa la conversione (porting) di applicazioni progettate per altre architetture, ad esempio Intel x86 o Motorola 68K. Nonostante ciò ed a dispetto della relativa lentezza delle macchine RT-PC (5,8 MHz la CPU di base, 10 MHz quella più avanzata con FPU 68881), unita ad una cattiva politica di vendita da parte dell'IBM, questi computer conobbero una vita operativa discretamente lunga specialmente in alcuni settori ed ambienti specifici tra cui proprio il CAD, le università, la gestione dei magazzini e della fatturazione con sistema operativo Pick OS ed il ruolo di front-end verso i mainframe 3090. In totale IBM riuscì a vendere più di 20.000 sistemi RT-PC prima del loro ritiro dal commercio; alcune installazioni riuscirono a sopravvivere in condizioni di operatività fino alla metà degli anni Novanta, quando furono tutte soppiantate da workstation RS/6000 o dai più veloci modelli della famiglia PS/2.

Vedi: http://www.computer-museum.net/docs/ibm_rt_facts.pdf

Dettaglio di una scheda IBM DBCS Display Adapter/J per bus MicroChannel a 32 bit, impiegato nei computer PS/2 (1992). La logica è interamente formata da gate array CMOS Toshiba delle serie TC110 e TC140. DBCS significa Double Byte Character Set ed identifica un tipo di codifica dei caratteri nel quale tutti i caratteri del set, inclusi quelli di controllo, sono codificati da due byte anziché da uno soltanto. Questa scheda era utilizzata per visualizzare i caratteri giapponesi (Kanji). Le schede grafiche disponibili negli anni Ottanta (MDA e CGA) non erano in grado di produrre a video, in modalità testuale, un'accettabile riproduzione dei caratteri Kanji. Per tale motivo i principali produttori giapponesi svilupparono una serie di soluzioni ad hoc proprietarie ed incompatibili l'una con l'altra, che a loro volta richiedevano specifici driver non standard per MS-DOS. L'obiettivo di IBM era quello di creare una standardizzazione di fatto per le sue macchine MCA (PS/2): per questo motivo sviluppò una serie di schede, partendo da Display Adapter II introdotto con il PS/2 Modello 55. Le varie schede (adapter) via via prodotte nel corso degli anni formano tre distinte famiglie note come AVEC, BVEC e DBCS. Il modello visibile qui (IBM P/N 49G2000, FRU 07G0446) è stato il primo membro della serie DBCS e veniva venduto con i sistemi PS/2 Modello 55 basati su CPU di classe 486 (ad esempio il 5551, il 5530 ed il 5521).

Vedi: http://homepage3.nifty.com/sandy55/Video/PS55_DA.html

Scheda grafica Matrox MGA-1281 per PC MicroChannel (in basso la daughter-board). Questa scheda, in standard grafico EGA, era prodotta anche nelle versioni per bus ISA a 16 bit (PG-1281 ed SM-1281), VME (VG-1281) e per NuBus (sistemi Macintosh) ed è stata una delle soluzioni professionali per CAD di maggior successo negli anni Ottanta. Si basa su un processore grafico Texas Instruments TMS34010 GSP (Graphics System Processor, 1985), noto per essere stato il primo processore grafico programmabile single-chip (vedi). Il 34010 aveva un'architettura interna a 32 bit e si distingueva dai predecessori (ad esempio in NEC uPD7220 e l'Hitachi HD63484) per il fatto di essere un vero e proprio processore programmabile. Nel corso degli anni Ottanta e Novanta il 34010, come il più potente successore 34020, è stato impiegato in un gran numero di schede grafiche per PC (e non solo) basate sull'architettura della scheda TIGA (Texas Instruments Graphics Adapter), introdotta da TI nel 1990 per l'utilizzo con Windows 3.0. Nella scheda visibile qui i chip di supporto, gate array CMOS, sono fabbricati da National Semiconductor. Commercializzata a partire dal 1987, la 1281 è stata uno dei primi prodotti di successo della Matrox. Inizialmente sia la versione PG per bus ISA che la MGA erano supportate dai soli driver per Unix/Xenix; successivamente sono stati sviluppati quelli per DOS/Windows. La 1281 poteva essere adoperata per CAD 2D e 3D (wireframe oppure Gouraud). Offriva una risoluzione massima di 1280 per 1024 pixel e 256 colori contemporanei tratti da una tavolozza (palette) di 16M colori. Decisamente avanzata per l'epoca in cui venne introdotta, supportava in hardware lo Z-buffering e l'applicazione programmata di sorgenti di luce. La velocità media, irrisoria secondo gli standard attuali ma ottima per quei tempi, era di 20.000 poligoni Gouraud e 90.000 vettori 3D al secondo.

Vedi: http://www.transputer.net/mtw/rg-750/doc/tms34010/t34010ug.pdf; http://www.mcamafia.de/mcapage0/adflist5.htm

Scheda CPU di un IBM AS/400, 1988 (modello 9404-D10). La famiglia AS/400 deriva concettualmente dalla precedente linea di minicomputer System/36 e /38, in modo particolare proprio dall'IBM System/38 del quale riprende ed estende molti aspetti architetturali (a livello sia di hardware che di sistema operativo). Inizialmente le macchine AS/400 erano dotate di CPU CISC a 48 bit sviluppate in proprio da IBM come processori custom (la microarchitettura è conosciuta come IMPI, "Internal MicroProgrammed Interface"); successivamente, nel 1995, è avvenuta la transizione all'architettura RISC basata su processori di tipo PowerPC. Su questa scheda sono montati integrati IBM fabbricati con processo CMOS a 1 micron, doppia metallizzazione, in larga parte gate array, insieme ad un modulo multichip (al centro dell'immagine) che può contenere fino a 9 chip. La parte sinistra della scheda contiene una RAM da 4 MB. A differenza dei predecessori (System/36 e /38) che hanno impiegato inizialmente integrati bipolari (TTL, ECL), l'AS/400 è stato fabbricato fin da subito con tecnologia CMOS Si-gate. 

Vedi: http://www.jasoneckert.net/blog/Entries/2009/4/14_Anatomy_of_an_AS_400.html

Aggiornamento Aprile/Luglio 2012

Recentemente sono stato contattato da un utente del forum di CPU World che mi ha domandato dettagli riguardo la implementazione fisica e la suddivisione tra chip della CPU dell'AS/400 Modello 9406. Siccome l'argomento interessa anche altri appassionati di retrocomputing e collezionisti di microprocessori, ho deciso di aggiungere queste righe. Bisogna innanzitutto chiarire che IBM è sempre stata, ed è tuttora, assai avara di dettagli tecnici circa le proprie CPU CISC, ciò che non accade invece con i RISC della famiglia POWER, molto probabilmente perché quest'ultima è stata concepita come un'architettura "aperta" e dunque ben documentata in tutti i suoi aspetti. Quello che meglio si conosce delle CPU CISC di IBM è l'aspetto "sistemistico", cioè il punto di vista sull'hardware del sistema operativo e del software applicativo (siamo dunque in presenza, come noto, di una cosiddetta astrazione dal livello fisico). Il discorso cambia quando si voglia scendere nei dettagli del come queste architetture di sistema siano fisicamente realizzate e quali siano i "chip reali" che le contengono - perdonate l'imprecisione del linguaggio! Dagli articoli tecnici apparsi sull'IBM Developers Journal, un tempo disponibile per il download gratuito in formato PDF ed oggi - purtroppo - scaricabile solo a pagamento, sappiamo che fin dai tempi del System/32 IBM ha fatto largo uso nelle proprie macchine, in particolare in quelle della cosiddetta "fascia media", di gate-array TTL a media e larga scala di integrazione, genericamente chiamati negli anni Settanta "logica Dutchess" (Dutchess Logic). Tale denominazione si deve al fatto che questi chip erano prodotti nello stabilimento IBM di East Fishkill presso la città di Poughkeepsie, che si trova appunto nella Contea di Dutchess nello Stato di New York. La gran parte dei misteriosi chip IBM nel caratteristico package metallico del periodo compreso tra il 1972 ed il 1982, conosciuti genericamente come MST (Monolithic System Technology), sono per l'appunto gate-array bipolari di questo tipo, contenenti al più un centinaio di porte NAND ciascuno. Con tale approccio IBM ha realizzato il System/32, il System/34 e molte altre macchine. Preciso che in questi sistemi a fianco della "logica Dutchess" si trovavano comuni TTL di Texas Instruments ed altre case con Part Number di IBM, detti in gergo "logica VTL" (Vendor Transistor Logic, dove "Vendor" va inteso come "di terze parti"). La metà degli anni Settanta segna il passaggio dalla logica TTL a quella MOS a canale P (PMOS). Si tenga presente però che i sistemi di fascia alta, come ad esempio i mainframe S/390, sono stati realizzati con integrati bipolari (IIL) fino alla metà degli anni Novanta, per ragioni di velocità operativa, prevalenti in questo caso sul massimo livello di integrazione consentito e sull'assorbimento medio di corrente. I primi gate-array MOS utilizzati da IBM erano contenuti in package DIP ceramici, simili a quelli visibili in altre pagine di questo sito. Successivamente il medesimo tipo di package della logica Dutchess è stato utilizzato per contenere gli array PMOS. Il System/36 è un esempio di macchina che contiene logica sia TTL che MOS a larga scala di integrazione; in questo sistema i componenti LSI standard (microprocessori ecc.) sono "confinati" nei dispositivi di I/O e nella memoria, basata nella maggior parte dei casi su comuni chip commerciali. L'impiego dei gate-array non deve meravigliare, perché ha rappresentato per anni una pratica diffusissima tra i produttori di computer (ad esempio Amdahl, Data General...). I gate-array presentavano infatti alcuni importanti vantaggi economici rispetto ai processori full-custom, vantaggi tali da far passare in secondo piano i difetti (maggiore ingombro, minore velocità operativa). Oltretutto le CPU implementate con array si prestavano molto di più al reworking, cioè alle correzioni circuitali, ed alle modifiche che si rendevano necessarie per correggere eventuali difetti. Il System/38, dal quale l'architettura dell'AS/400 è direttamente derivata, era anch'esso interamente basato su gate-array TTL e, in parte, PMOS. L'avvento dell'AS/400 ha anche segnato il passaggio di IBM alla tecnologia CMOS, che come si sa è più vantaggiosa sia della PMOS che della NMOS sotto molti aspetti diversi. Tutta la documentazione disponibile (articoli tecnici, manualistica, libri) fa ritenere che le CPU CISC degli AS/400 siano basate, in massima parte se non completamente, su array CMOS LSI, ciò che è reso evidente in alcune schede delle quali è possibile trovare due versioni: una con chip IBM "misteriosi" e l'altra con comuni gate-array Toshiba, OKI o NEC. Personalmente quindi ritengo che gli integrati che popolano i processori degli AS/400, beninteso fino all'avvento delle macchine basate su CPU PowerPC, siano prevalentemente gate-array CMOS. Sul significato delle sigle (es. IBM 52, IBM 51 ecc.) si è molto discusso nei forum specializzati. L'opinione prevalente è che esse indichino l'impianto di fabbricazione ed assemblaggio dei chip. Queste sigle sono state introdotte negli anni Sessanta con i moduli SLT impiegati nella famiglia System/360; le più "antiche" sembrano essere IBM 22 ed IBM 52 - quest'ultima fra l'altro molto longeva, visto che era utilizzata ancora alla metà degli anni Novanta - che si trovano già su componenti del 1965. Si può anche notare che alcune sembrano caratterizzare solo gli integrati di un certo tipo ovvero fabbricati con una data tecnologia: ad esempio, moltissimi circuiti CMOS sono marcati IBM 9314; parecchie memorie RAM fabbricate da IBM e contenute in package metallico "in stile MST" sono marcate IBM 7070, IBM 7470 o IBM 14. Secondo alcuni collezionisti queste sigle sono indicative anche del tipo di processo impiegato nella fabbricazione del chip (CMOS, ad esempio) o più probabilmente del tipo di package (contenitore). Siccome non si trova nessun documento ufficiale di IBM che ne spieghi il reale significato, la discussione è destinata a continuare...

11.8.2015 - Dettaglio della scheda processore di un IBM AS/400 modello 9404 (1990) la cui CPU è realizzata in parte mediante gate array CMOS di LSI Logic anziché interamente con componenti IBM. Rispetto alla versione visibile nella foto immediatamente precedente (P/N 73F9327, vedi anche qui), i chip IBM hanno le medesime sigle (ad esempio, 58X4931 nel caso dei tre a sinistra). L'integrato più grande (92X6540) apparentemente sostituisce il modulo multichip con dissipatore azzurro (93X0128 PQ). La famiglia di CPU AS/400 è una gamma di processori CISC a 48 bit che, come si vede in questa pagina -contando anche la scheda dell'immagine qui sotto in cui sono impiegati componenti ST Microelectronics a montaggio superficiale- viene implementata mediante gate array CMOS. Considerando le serie di appartenenza dei componenti LSI Logic ed i rispettivi pinout, si può stimare che la complessità logica della CPU sia di circa 22/25mila gate. Non è difficile trovare altri esempi di schede in cui alcuni ASIC IBM vengono rimpiazzati da integrati di terze parti, in genere LSI Logic oppure Toshiba.

Versione più recente della CPU CISC di un IBM AS400 modello 9404, realizzata con gate array ST Microelectronics a montaggio superficiale. 

Altro esempio di processore CISC per IBM AS/400 9406 (1991). Questa scheda contiene tre moduli multichip CMOS sormontati da caratteristici dissipatori di calore in alluminio, il cui design ricorda quello dei dissipatori impiegati nel sistema IBM 4381.

Nota - Mi è stato indicato che questa scheda potrebbe appartenere ad un SNA Communication Controller IBM 3745 (vedi qui sotto).

Scheda CPU di un IBM SNA Communication Controller appartenente alla famiglia 37xx, circa 1992. I componenti più grandi sono moduli multi-chip in package PGA ceramico ad alta densità (non vi sono componenti SMD, cioè a montaggio superficiale), il cui passo (distanza tra due pin contigui) è pari a circa la metà di quello dei PGA "ordinari". In questo modo è possibile ottenere moduli di dimensione ridotta, pur se con un elevato numero di pin disponibili (circa 500).

11.10.2014 - Questa scheda IBM del 1989, proveniente da un Communications Controller 3745/41A, impiega moduli multichip (a sinistra) e integrati CMOS (a destra), tutti in package proprietari. I multichip sono dello stesso tipo di quello visibile nella precedente immagine della CPU di un AS/400 9404 e contengono fino a 9 integrati. L'IBM 3745 è stato l'ultimo membro della vasta e fortunata famiglia di "Communication Controllers" IBM 37xx, costituita da apparati dedicati alla gestione delle comunicazioni dati tra uno o più mainframe e le relative postazioni di lavoro nell'ambito dell'architettura di rete SNA (Systems Network Architecture) introdotta dalla stessa IBM nel 1974. Il 3745 ha avuto un notevole successo commerciale, in particolare nel settore bancario/finanziario e presso gli enti pubblici. La tecnologia utilizzata in questa scheda, così come in quella dell'immagine precedente, è la medesima che l'IBM ha impiegato nei calcolatori di fascia medio/alta (AS/400, RS/6000) dello stesso periodo, a testimonianza del fatto che la sua attività di ricerca e sviluppo ha dato vita nel corso degli anni a prodotti e ritrovati tecnologici impiegabili in una vasta gamma di prodotti. In particolare nel campo del packaging diverse soluzioni si sono rivelate molto longeve: si può notare qui, ad esempio, come il tipo di scheda e di connettori sia lo stesso utilizzato nel System/38 e, in parte, in alcuni modelli di AS/400; identico discorso può essere fatto per i contenitori dei circuiti integrati ed i moduli multichip. Basti pensare che i caratteristici package quadrati in alluminio, introdotti nella prima metà degli Anni Sessanta con il System/360, sono "rimasti in vita", con relativamente poche variazioni, fino agli Anni Novanta (quindi per circa 30 anni). Le schede di questo tipo sono costituite da circuiti stampati multilayer (a più strati) composti da 4 o 5 livelli sovrapposti, in genere 1 di alimentazione e 3 oppure 4 di segnale. La spaziatura dei punti di saldatura è quella standard. La scheda precedente si basa invece su uno stampato più complesso, a 7 livelli sovrapposti, con spaziatura dei pin più compatta. Questo stesso tipo di stampato è stato largamente utilizzato nei calcolatori RS/6000 ed AS/400. La densità di interconnessioni e terminali di I/O è simile, ed all'epoca risultava addirittura superiore, a quella ottenibile con componenti a montaggio superficiale (SMD). Ad esempio, i moduli multichip visibili qui sopra hanno 324 pin; quelli nell'immagine precedente, circa 500. Il conteggio sale a oltre 600 per i moduli più grandi nella foto sottostante.

Vedi: ftp://service.boulder.ibm.com/networking/nswww/neteam/998pg/g374502b.pdf

Processore CISC (4-way SMP) per IBM AS/400 9406-320, 1995.

Vedi questo articolo (richiede la registrazione).

Scheda CPU (032/ROMP AP) di un IBM RT PC 6150, anche conosciuto (impropriamente) come "PC-RT". RT PC sta per "RISC Technology Personal Computer". Introdotto nel 1986, era una delle primissime workstation RISC commerciali. La CPU ROMP discende direttamente dal progetto RISC sperimentale IBM 801 (vedi: http://en.wikipedia.org/wiki/IBM_801). Come FPU era impiegato un Motorola 68881. Il sistema operativo poteva essere alternativamente l'AIX 1.x o 2.x oppure i meno noti AOS (Academic Operating System, versione IBM del 4.3 BSD Unix) e Pick Operating System. L'RT PC, disponibile in tre diverse versioni che differivano per formato (tower o desktop), quantità di RAM e clock del processore (6150, 6151, 6152), ebbe scarso successo commerciale principalmente a causa del cattivo rapporto prezzo/prestazioni (particolarmente limitate, queste ultime, nei calcoli in virgola mobile). Alcune idee hardware introdotte con esso furono però riprese nella successiva linea di CPU IBM POWER. Vedi http://en.wikipedia.org/wiki/IBM_6150_RT.

Microfotografia dei chip della CPU (più precisamente dell'Instruction Unit, IU) a sinistra, e della MMU a destra, fabbricati da IBM per l'RT PC 6150.

Il processore IBM ROMP era un RISC a 24 bit, poi espansi a 32, il cui sviluppo cominciò nella seconda metà degli anni Settanta, precisamente nel 1977, derivando in parte da una precedente CPU (ODP Mini Processor) impiegata in alcune macchine da ufficio IBM, come ad esempio il word processor DisplayWriter e l'Office System/6, ed in parte dal Progetto 801 del Watson Research Center di IBM. I primi esemplari di ROMP raggiunsero lo stadio di produzione all'inizio del 1981 ed erano fabbricati con processo NMOS a 2 micron (circa 45.000 transistor). Il ROMP è un processore RISC tradizionale, che possiede unicamente registri (a 32 bit) di uso generale ed un set di istruzioni semplici (118). L'organizzazione interna consente l'esecuzione della maggior parte delle istruzioni "da registro a registro" (register to register) in un solo ciclo di clock. La gestione della memoria è affidata ad un'unità (MMU) contenuta in un chip separato. La CPU 032 standard funziona a una frequenza di clock di 5,9 MHz ed ha 1 MB di RAM a bordo della propria scheda (la FPU è opzionale); la versione "AP" invece (AP = Advanced Processor) funziona a 10 MHz ed è accoppiata a una RAM di 4 MB, che possono risiedere direttamente sulla scheda o, più comunemente (come nel caso raffigurato qui) su una scheda separata. Un'ulteriore successiva versione introdotta nel 1988, denominata "EAP" (Enhanced AP) ha 16 MB di RAM a bordo ed una FPU più potente. L'RT PC si basa sull'ordinaria architettura ISA (o, più precisamente, PC AT) con l'eccezione della versione 6152 che usa il bus Microchannel ed una particolare scheda CPU (la macchina è una rivisitazione del PS/2 Modello 60). Dal punto di vista software una delle principali innovazioni introdotte con l'RT PC è stato l'impiego di un microkernel integrato nella ROM di sistema per il controllo delle funzionalità di base della macchina ed il caricamento (boot) del sistema operativo; questo sistema, fra l'altro, consentiva la contemporanea presenza di più sistemi operativi diversi tra i quali l'utente poteva "passare" semplicemente premendo una determinata combinazione di tasti (hotkey).

A causa delle limitate prestazioni, della confusione originata dal nome (molti pensavano si trattasse di un modello di PC AT), dello scarso supporto sia commerciale sia di assistenza e, non ultima, della mancanza di software, l'RT PC ebbe un successo molto limitato e venne ritirato dal mercato all'inizio del 1991 dopo che ne erano stati vendute poche decine di migliaia di esemplar, la maggior parte dei quali utilizzata in applicazioni di CAD. Questa macchina rimane tuttavia molto significativa dal punto di vista storico per una serie di ragioni fra cui: 1) è stata il primo sistema RISC commerciale di IBM; 2) ha rappresentato il debutto di IBM nel mondo Unix; 3) ha dato impulso allo sviluppo dell'X Window System.

Vedi: http://www.damage.fi/slas/rt/rt.html, oppure: http://www.dementia.org/~shadow/ibmrt.html.

Sulla CPU ROMP, vedi questo articolo (IBM Systems Journal, Vol. 26 no. 4, 1987). Vedi anche il libro VLSI RISC Architecture And Organization di S. Furber, pagg. 106-109.

Aggiornamento Novembre 2012 - I processori RISC IBM prima dell'architettura POWER

Come è noto, il Progetto IBM 801 è stato da un punto di vista storico il primo tentativo concreto di sviluppare una vera e propria "architettura RISC". Praticamente tutte le idee di base che si ritrovano nei moderni processori RISC erano presenti nel progetto della CPU IBM 801; benchè talvolta il calcolatore CDC 6600 sia chiamato "il primo computer RISC della storia", l'IBM 801 è stato senza dubbio la prima macchina esplicitamente progettata tenendo conto dei princìpi della "filosofia RISC". Il Progetto 801 partì nel 1974, quando IBM stava studiando la possibilità di realizzare una centrale telefonica completamente digitale il cui apparato di commutazione potesse gestire circa 1 milione di chiamate per ora. Un computer di uso generico (general-purpose) non era, evidentemente, la scelta migliore per realizzare un simile intendimento: ad esempio, erano richieste delle specifiche (e stringenti) capacità di elaborazione in tempo reale. Si decise quindi di sviluppare un processore ad hoc caratterizzato da un'elevata velocità di esecuzione associata ad un costo relativamente basso. L'approccio RISC sembrò ideale per tale tipo di macchina, perché poteva soddisfare entrambi i requisiti. Si tenga presente che già da molto tempo gli ingegneri IBM stavano studiando il modo di realizzare calcolatori veloci partendo da hardware semplici e limitati: un apposito gruppo di ricerca, guidato da G. Radin e J. Cocke, lavorò per anni su questo tema. La semplicità architetturale era uno dei cardini del Progetto 801: fra le altre cose, mancava del tutto il supporto per la virgola mobile (cioè l'FPU), non necessario visto il campo di applicazione della macchina; quest'ultima, inoltre, era pensata per essere programmata con un linguaggio ad alto livello, il che rendeva essenziali le qualità del compilatore. Già nei primi anni Settanta IBM abbandonò l'originario progetto di centrale telefonica digitale ad elevata capacità; ciononostante il Progetto 801, reputato commercialmente interessante, sopravvisse e venne sviluppato ancora per lungo tempo, andando a costituire la base dei successivi processori RISC prodotti dalla stessa IBM. Lo sviluppo dell'801 risultò particolarmente laborioso: svariate soluzioni architetturali vennero proposte e provate, con l'aiuto di appositi simulatori software. Il progetto originario prevedeva la creazione di una CPU a 24 bit con 16 registri d'uso generale e la capacità di eseguire la maggior parte delle istruzioni in un singolo ciclo di clock; quest'ultimo obiettivo risultò tuttavia particolarmente difficile da conseguire a causa dei problemi che poneva dal punto di vista dell'accesso alla memoria. La prima versione del Progetto 801 non contemplava il supporto della memoria virtuale, il che la rendeva più semplice ma, nello stesso tempo, significativamente meno appetibile dal punto di vista commerciale (negli anni Settanta tutte le principali architetture di minicomputer e mainframe prevedevano ormai tale supporto). In vista di un effettivo utilizzo della CPU 801, a partire dal 1975 e fino al 1980 venne quindi sviluppata una seconda versione, migliorata, della sua architettura, questa volta basata su 32 registri a 32 bit. IBM compì un lungo lavoro di ricerca per correggerne i difetti, in particolare nell'accesso alla memoria, nella protezione della memoria stessa e nell'efficienza del compilatore. La maggior parte di questi sforzi servì in seguito da base, o da ispirazione, per le altre CPU RISC "moderne". L'hardware dell'IBM 801 venne implementato con circuiti TTL a bassa e media scala di integrazione, quindi con gate array bipolari e SRAM IBM a media e larga scala di integrazione; il processore risultante era decisamente lento per gli standard anche dei primi anni Ottanta (funzionava infatti con un clock di soli 3,6 MHz) ma rispondeva bene alle caratteristiche richieste in fase di progetto: era semplice, relativamente poco costoso e dotato di prestazioni accettabili - a patto di impiegare un compilatore ed un sistema operativo accuratamente ottimizzati per l'uso con questa particolare CPU. La fase di sviluppo fu rallentata dalla decisione di realizzare, in parallelo, un simulatore software dell'architettura  ed una versione sperimentale di quest'ultima interamente ottenuta con TTL standard a bassa scala di integrazione (ne furono necessari circa 6.000). Ulteriori ritardi vennero dall'implementazione del supporto per la memoria virtuale e dalla "estensione" a 32 bit dell'architettura interna (registri, ALU e così via). L'801 ebbe un'unica "incarnazione" commerciale: nel 1982 venne impiegato come I/O Processor (processore secondario che controlla l'input/output) nei mainframe IBM 3090. Nel 1983 IBM iniziò lo sviluppo di una nuova CPU RISC, questa volta realizzata con circuiti VLSI CMOS, basata sulla seconda revisione dell'architettura 801: il processore ROMP (vedi), impiegato nella prima workstation RISC di IBM, l'IBM RT/PC. Il ROMP viene talvolta considerato come il primo microprocessore RISC messo in commercio. La storia dell'RT/PC è curiosa e vale la pena di riassumerla brevemente. All'inizio degli anni Ottanta l'IBM intendeva sostituire il fortunato word processor DisplayWriter con una macchina più potente e versatile (si tenga presente che all'epoca il mercato dei word processor dedicati aveva un'importanza notevole). Per fare ciò, e probabilmente per rendere il proprio progetto non clonabile, decise di non affidarsi a generici microprocessori "di terzi" (Intel 8085, 8086...) ma di sviluppare invece un'architettura proprietaria di tipo RISC che nuovamente, come ai tempi dell'801, sembrava meglio adattarsi alle caratteristiche del prodotto finale. Come abbiamo ricordato, IBM aveva investito tempo, denaro e competenze nella progettazione dell'801; sembrò quindi logico riprendere in mano questo processore, modernizzandolo ed adattandolo alle nuove esigenze, piuttosto che sviluppare da zero una nuova CPU. IBM aveva già lavorato sia all'integrazione dell'801 in un limitato numero di chip LSI, sia alla sua implementazione con tecnologia ECL (più veloce della TTL). Per il ROMP si scelse invece la tecnologia CMOS a 1 micron che, pur essendo più lenta sia dell'ECL che della TTL, garantiva un minore consumo di energia (aspetto non indifferente per una macchina da ufficio) consentendo, nel contempo,un più elevato livello d'integrazione - e dunque un risparmio di spazio. Originariamente la nuova CPU avrebbe dovuto essere dedicata all'impiego in macchine da ufficio come il citato DisplayWriter e l'Office System/6. Come già nel caso dell'801, il ROMP non possiede una FPU integrata, ma fa uso di un coprocessore esterno di tipo memory-mapped, similmente a quanto accade nei sistemi x86 con i coprocessore Weitek. Tale scelta architetturale costituì una severa limitazione alla velocità di esecuzione delle applicazioni che richiedevano calcoli in virgola mobile, ed influì negativamente sulle potenzialità dell'RT/PC in ambito ingegneristico e scientifico. Per questa macchina IBM progettò un'apposita scheda coprocessore basata sulla FPU National 32082; le versioni più recenti della scheda CPU integravano una FPU Motorola 68881. Come nel caso dell'801, lo sviluppo dell'RT/PC fu lento e macchinoso: IBM ad esempio spese molti mesi nel portare una propria versione di Unix (il nucleo di ciò che poi sarebbe stato AIX) non direttamente sull'hardware del ROMP, bensì su un livello intermedio di software (in sostanza, una macchina virtuale) detto VRM (Virtual Resource Manager). Le macchine RT/PC sono state equipaggiate con tre diverse versioni della scheda processore ROMP. La prima (originale), denominata 032, conteneva 7 chip principali: due CMOS (il ROMP vero e proprio e la sua MMU) e cinque gate array bipolari (TTL). Questa scheda, con ciclo di clock da 170 ns, equipaggiava gli RT/PC 10, 15, 20, 25 ed A25. Una seconda versione, con ciclo di clock di 100 ns, era chiamata Advanced Processor Option e veniva montata sui modelli 115 (con 4 MB di RAM fast-ECC a bordo della scheda CPU), 125 e B25 (con la RAM su una scheda separata). Tale scheda, identica a quella raffigurata qui, integrava una FPU Motorola 68881 a 20 MHz e presentava un maggiore livello di integrazione: cinque chip a larga scala di integrazione contro 7, e tutti CMOS (vedi nella foto la dicitura "ESD" sugli integrati IBM). Nell'immagine, la CPU ROMP è il chip in alto a sinistra; alla sua destra c'è la MMU. La terza versione (Enhanced Advanced Processor) non aveva più la FPU Motorola ed era caratterizzata da un ciclo di clock di 80 ns. Il livello di integrazione era identico a quello dell'Advanced Processor. Tale scheda si trovava negli RT/PC 130, 135 e B35. La banda di memoria passava dai 23,5 MB/s della versione 032 ai 40 MB/s della Advanced per arrivare ai 50 MB/s della Enhanced Advanced. Tutte le schede ROMP sono comunque caratterizzate dalla presenza di due bus a 100 linee, uno per l'I/O e l'altro per la memoria.

Data Cache Unit (DCU) del processore IBM POWER-1. Gli altri chip che costituiscono la CPU sono siglati 51F1827, 51F1833, 51F1835 e 63F7534 (quest'ultima è la FPU).

Fermacarte promozionale IBM contenente i 5 integrati che compongono la CPU POWER2 (1993). Questo processore multichip CMOS, seconda incarnazione in ordine di tempo dell'architettura POWER, era prodotto negli stabilimenti IBM di Burlington. Fino all'introduzione dell'Alpha 21064A il POWER2 era effettivamente "il più potente microprocessore del mondo", come dice la scritta qui sopra (134,5 SPECfp92 a 62,5 MHz). Rispetto al predecessore ha 2 unità in virgola mobile anziché una sola ed una cache più grande. E' suddiviso in più chip secondo lo schema del POWER1: 1 chip ICU (Instruction and Cache Unit), 1 chip Fixed Point, 1 chip Floating Point, 1 chip Storage Control Unit e da uno a quattro chip di cache, per un totale di circa 23 milioni di transistor (con 4 chip di cache). Il processo di fabbricazione è CMOS a 4 livelli di metallizzazione, 0,72 micron.