Schede interessanti/Interesting cards

Schede di rete - Network cards

Scheda NCR WaveLAN (Dicembre 1991, versione "lunga" per bus ISA) con la scatola ed il software originali: può essere considerata la capostipite delle moderne schede Wifi. Infatti, lo standard 802.11 si è evoluto partendo proprio da questa famiglia di schede. Le versioni più datate, come questa, non erano compatibili con lo standard a differenza di quelle più recenti (modelli ORiNOCO). La WaveLAN originale venne progettata attorno alla metà degli anni Ottanta da una società chiamata COMTEN, che era all'epoca controllata dalla NCR, e commercializzata a partire dal 1988 (1990 in Europa) come alternativa "senza fili" alle reti Ethernet e Token Ring. Nel 1989 la NCR sottopose il progetto della scheda al Comitato degli Standard IEEE 802: nacque così l'embrione dello standard 802.11 che divenne noto in seguito come Wifi. La tecnologia WaveLAN venne commercializzata sia direttamente da NCR (questo ne è un esempio) sia tramite soluzioni OEM di svariati produttori tra cui DEC, Hitachi, NEC. Negli anni Novanta si sviluppò il mercato delle schede WaveLAN compatibili (vedi sotto), con caratteristiche simili ed a volte superiori a quelle dell'originale, mentre il protocollo WaveLAN veniva supportato dai più diffusi sistemi operativi di rete dell'epoca, primo fra tutti Novell Netware. La WaveLAN lavorava a 900 MHz oppure a 2,4 GHz a seconda dei Paesi e delle regole locali. Trattandosi di un protocollo proprietario precedente alla nascita dello standard 802.11, che pure è derivato da esso, è incompatibile con quest'ultimo. L'implementazione hardware è basata su un controller di rete (PHY) Intel 82586 al quale si affiancano due chip proprietari (ASIC) sviluppati da NCR e detti Dedalus e, rispettivamente, HOLI (HOst-Lan Interface). La versione Microchannel è dotata del  medesimo hardware di quella ISA. Per la sicurezza dei dati le schede WaveLAN si basano su un semplice codice a 16 bit (NWID, NetWork IDentification): fisicamente la scheda può ricevere pacchetti di dati provenienti e/o destinati ad altri NWID, ma normalmente li ignora a meno che non sia impostata via software in modalità promiscua (ciò rappresentava una significativa falla nella sicurezza di una rete WaveLAN). La codifica DES a 56 bit richiedeva un costoso modulo opzionale che si installava nello zoccolo vuoto visibile in alto a sinistra (quello a destra era invece dedicato alla ROM di boot). L'esemplare visibile qui sopra è impostato a 915 MHz per il mercato statunitense mentre le WaveLAN vendute in Italia operavano a 2,4 GHz.

Scheda 802.11 Proxim RangeLAN2 con caratteristiche simili a quelle della NCR WaveLAN/ORiNOCO. Questo esemplare è del 1996.

Con questa scheda ISA si potevano collegare in rete locale, tramite un access point wireless dedicato, server IBM AS/400 e PC client.

Scheda IBM PC Network Adapter 6120 (P/N 6137366, 1984). Si tratta della prima scheda LAN resa disponibile per il PC IBM: annunciata il 14 Agosto 1984, consentiva di collegare tra loro in rete locale due o più PC XT o AT  Faceva parte dell'opzione conosciuta come PC Network che comprendeva la scheda stessa, i cavi di collegamento (coassiali con impedenza di 75 Ohm, lo stesso tipo di cavo e connettore/terminatore utilizzato per la televisione via cavo/CATV), un hub a 4 porte ed il software di rete. Quest'ultimo, in particolare il driver della scheda, sviluppato da Sytek Inc., era il NetBIOS -un protocollo di sessione di livello OSI 5: scheda e NetBIOS coprono i livelli OSI da 1 a 5- divenuto in seguito uno standard di fatto per le LAN e rimasto in uso fino ai nostri giorni. Sulla scheda trovano posto un controller di rete Intel 82586 (in alto a sinistra) ed un microprocessore 80188. La parte destra della scheda è quasi interamente occupata da un modem RF digitale a componenti discreti ed a bassa integrazione sviluppato da Sytek che lavora a 50,75 MHz in ricezione e 219 MHz in trasmissione, ospitato in un contenitore schermato che qui è stato aperto per mostrarne l'interno. Il chip LSI Logic in alto a destra è detto Sytek Serial Interface Controller (SSIC) e implementa, assieme all'82586 alla sua sinistra, il livello OSI di link. I livelli di rete, trasporto e sessione sono invece implementati via firmware che è eseguito dal microprocessore 80188. Il chip LSI Logic in basso è l'interfaccia verso l'host (PC) e si occupa di interfacciarsi con il controller DMA di quest'ultimo e di gestire il trasferimento dei dati da e verso il PC. Tale trasferimento passa attraverso una FIFO controllata da un lato dall'host e dall'altro dal microprocessore locale della scheda. A destra dell'interfaccia host si trova una ROM da 8 KB che viene mappata nella memoria del PC ospite e contiene il codice necessario a gestire tutte le interazioni tra PC e scheda e le chiamate di funzioni. Da notare che si tratta di una ROM diversa da quella che contiene il NetBIOS (in basso a sinistra). Nella versione originale, detta "broadband", la velocità è di 2 Mbit/s e trasmissione e ricezione avvengono su frequenze separate. Il controllo d'accesso è il CSMA-CD come nella normale Ethernet. Da notare che questa scheda era intesa primariamente per interconnettere due soli PC: non esisteva la possibilità di impostare qualcosa di simile ad un indirizzo dell'host e, se si desiderava implementare una rete con 3 o più macchine (un massimo di 8 sulla rete base e 64 con le espansioni) occorreva ordinare schede con frequenze diverse, una per ogni PC. Più precisamente ad ogni scheda è associato 1 indirizzo fisico contenuto nella ROM mentre essa può memorizzare nella propria RAM locale un massimo di 16 indirizzi logici di altri nodi della LAN che consentono di identificare le altre macchine collegate a quest'ultima e di scambiare messaggi con esse anche simultaneamente (broadcasting). La modulazione FDM consentiva di utilizzare il cavo di rete per altri scopi (ad esempio, televisione via cavo) senza interferire con il passaggio dei dati della rete locale: questa caratteristica, sostanzialmente inutile in Europa ed in particolar modo in Italia dove la TV via cavo era pressoché inesistente, risultava comoda negli USA dove al contrario essa era ed è tuttora diffusissima. Il modello 6130 qui riprodotto era compatibile con Novell Netware e SCO Xenix-NET. Se pure commercializzata da IBM come "opzione a basso costo" per il PC la scheda costava 695 Dollari nel 1984, dunque non esattamente economica considerando il prezzo degli altri componenti necessari (cavi, accessori, hub...) che portavano la spesa minima per interconnere due PC in rete locale a 1.895 Dollari più il software.

Organizzazione hardware del PC Network Adapter (da questo articolo di PC Magazine, Febbraio 1985).

PC Network, organizzazione della rete locale.

Vedi: https://archive.org/details/TNM_IBM_PC_Network_-_IBM_1984_20180304_0056

Vedi: http://bitsavers.informatik.uni-stuttgart.de/pdf/ibm/lan/SC30-3383-2_Local_Area_Network_Technical_Reference_Nov88.pdf

Vedi: http://www.1000bit.it/ad/bro/ibm/IBM-PC-NetworkBroadband.pdf

Nel 1987 IBM rilasciò una versione aggiornata e più economica del PC Network Adapter, detta "baseband" (6130). La velocità era sempre di 2 Mbit/s su frequenze separate per trasmissione e ricezione, ma questa scheda (esistente anche in versione Microchannel per PS/2) permetteva di collegare gli host in daisy-chain con un cavo coassiale ed eventualmente di trasformare la rete nell'equivalente di una topologia a stella con l'impiego di un apposito hub.

IBM PC Network Adapter baseband per PS/2 (Microchannel).

Scheda IBM Baseband Adapter/A per sistemi Microchannel (1987), connessione di rete a loop su cavo in rame (connettore RJ-11). Si tratta di una versione alternativa, più recente, della scheda baseband originaria. L'architettura generale del dispositivo e la velocità di trasmissione sono le medesime per entrambi i modelli.

Scheda Ethernet 3Com "IE Controller" per PC IBM (Novembre 1984). Appartiene alla prima generazione di schede 3Com per Ethernet 10Base-T. La logica di controllo è in massima parte contenuta nel chip più grande in alto a sinistra, un gate array CMOS fabbricato da Texas Instruments. Immediatamente sotto si trova la ROM in cui è memorizzato l'indirizzo fisico di rete (MAC). In basso al centro lo zoccolo vuoto per la boot ROM. Com'era tipico per le schede XT e AT dell'epoca, i parametri di configurazione venivano impostati manualmente sulla scheda.

Scheda 3Com EtherLink Plus per PC AT e XT (1991). Si trattava di un controller Ethernet cosiddetto "intelligente" in quanto dotato di proprio microprocessore (80186 a 8 MHz) che poteva eseguire comandi di basso livello inviati alla scheda con un protocollo specifico detto PCB (Primary Control Block). Le funzioni di rete sono demandate ad un chip Intel 82586. L'organizzazione hardware della scheda è stata replicata con poche varianti in un gran numero di prodotti concorrenti.

The EtherLink Plus adapter is a high performance Ethernet adapter for IBM PCs and compatibles. It consists of an 80186 16 bit microprocessor, an 82586 Ethernet coprocessor, up to 512KB of user RAM, a high speed 16 bit host interface, and a highly integrated on-board transceiver. The EtherLink Plus adapter is particularly well-suited for server and high performance workstation applications. The EtherLink Plus adapter is a 16 bit microcomputer with a high performance Ethernet I/O channel and an IBM PC AT interface. The 16KB of on-board firmware contain software that supports initialization, program download, and diagnostic software. The 256KB RAM, expandable to 512KB, allows for protocol processing as well as offloading of application programs from the host PC. The 82586 perfonns all Data Link functions, as well as powerful network diagnostics. It performs all packet buffer management functions and, in a typical environment, will not "drop" packets. The host interface supports high speed, 8 or 16 bit, DMA transfers as well as programmed I/O. The interface is very flexible, yet simple, allowing for easy programming. [...] The host controls the function of the adapter by sending it Primary Command Blocks (PCB's). These are predefined control structures that initiate functions on the adapter, such as configuration and packet reception. The adapter, in turn, sends response PCB's back to the host. For instance the host might send one PCB to the adapter to configure its Ethernet address, then later send a PCB to request the reception of a packet that has been sent to this address. The adapter uses some of its memory to provide buffers for holding received packets and to buffer multiple PCB commands that might be in process. The amount of memory used for these functions can be configured. While not necessary to utilize the adapter, one of its other powerful features is the ability of the host to load a program onto the adapter and have it executed by the on-board 80186. Such a program can modify or replace parts of the default firmware to allow functions such as packet pre-processing or higher level network protocol functions. [...] The command interface between the host PC and the EtherLink Plus adapter is accomplished by the host passing defined PCB's (primary command blocks) to the adapter, and the adapter returning response PCB's to the host (if programs are run on the EtherLink Plus adapter, the adapter can also present unsolicited request PCB's to the host, i.e., download data). These PCB's are transferred using programmed I/O to or from the Adapter's Command Register port. Synchronization and control of this process is provided using the Host Control Register and host Status Register. PCB's are provided to gather information or status from the adapter, configure the adapter, initiate transmit or receive functions, pass data or programs to or from the adapter, execute programs on the adapter, and test the adapter. Some PCB's initiate a data transfer to or from the host in the course of their processing, and the host must be prepared to handle the data. transfer through the Data Register port at the appropriate time. This is usually accomplished by the host setting up its DMA to transfer data to or from the Adapter's data port . . When sending PCB's to the adapter, the host should monitor the Host Status Register port for the HCRE bit (Host Command Register Empty) before writing a byte in the Command Register. The host can monitor for response PCB's by polling the Host Status Register port for the ACRF bit (Adapter Command Register Full), then reading the Command Register. Alternately, the host can enable command interrupts from the adapter with the CMDE bit in the Host Control Register. If this bit is set, the adapter will interrupt the host when it fills the command register, in the process of sending a response PCB to the host.

Figure 1-1, EtherLink Plus Adapter Data Flow, shows the main data structures and data flow, along with the ROM utility software interrupts, that are used by the fIrmware to control processing. This figure should help in understanding the discussion that follows. On the figure, the two dashed boxes labeled Downloaded Program represent likely places for a program to take control of the EtherLink Plus adapter packet processing. (Indeed, these functions are implemented in a download program as part of the demo program on the software diskette. See Appendix E). If no program is loaded, the flow will pass directly through these boxes. The data structures for receiving packets are organized into three queues of receive buffers. All the receive buffers are 1.6 kb in size and can, hold an entire packet. Initially, all receive buffers will be located on the Free List queue of unallocated packet buffers. As the 82586 receives packets and interrupts the processor, packets are moved to the Receive List queue of unprocessed packets. The fmnware's main processing loop examines this queue for new packets via INT 81 - 2. If new packets are found, they are processed with INT 86 - 2. If a receive PCB is outstanding, the packet will be sent to the host with INT 80 - 4 and INT 80 - 7, otherwise, INT 86 - 2 enqueues the received packet on the rcvPkt queue. When a receive PCB is available, INT 86 - 3 will dequeue the packet and send it to the host with INT 80 - 4 and INT 80 - 7. After sending the packet the receive buffer is returned to the Free List with INT 81 - 3. The number of receive buffers (that make up the contents of the 3 queues), and, therefore, the number of packets that can be buffered on the adapter, is a configurable parameter on the adapter. Receive buffers have Frame Descriptors and Receive Buffer Descriptors associated with them (see Intel 82586 documentation for descriptions). The number of Frame Descriptors is also configurable and is normally set equal to the number of receive buffers. PCB commands are held in two additional queues. When a command is received on the adapter it is either processed immediately or placed in one of two queues for processing. If the PCB is a receive command, it is placed in the RcvPCB queue with !NT 86 - 1, otherwise it is placed in the command PCB queue with INT 88. The size of these two queues are individually configurable. Each of the command queue entries is several bytes larger than: a PCB (64 bytes). A few added notes on the somewhat complicated process of handling PCB's are probably in order. When a PCB is received by the adapter, control is passed to the PCB pre-processor, either by a command interrupt or via a direct call to the interrupt handler from the main loop. A few PCB's are processed immediately. Most are enqueued on the PCB queue with INT 88. Receive PCB's are enqueued on their own rcvPCB queue with INT 86 - 1. The action performed for a particular PCB is listed in the comments of the main loop listing (Appendix H). If a PCB is received with a command code greater than those defined in the documentation, the PCB will be enqueued on the PCB queue via INT 88 and later discarded when INT 85 is called to process packets. Packet transmission is implemented with a single pre-allocated packet buffer (not shown on the figure). The downloaded program, shown on the figure, implements a packet filter operating on the EtherLink Plus adapter. In one section, the program has inserted itself on the entry to the INT 85 PCB processor. This allows the program to receive control PCB's from the host. New PCB commands are defined for the program, and if it sees one of these PCB's it processes the PCB according to the definition. If the program finds a PCB other than its own, it passes the PCB on to the standard INT 85 PCB processor. 

The other section of the downloaded program is the packet filter. The program has inserted itself on the entry to INT 86 - 2. Here it will receive a pointer to the receive buffer for every packet that is received. The program can examine the contents of the packet and has the option to discard or process the packet. If the packet is to be discarded, the program calls INT 81 - 3 to free the packet buffer, then returns to the caller of INT 86 - 2. If-the packet is to be processed normally, the program passes control to the normal INT 86 -2 routine. In this case the program could also modify the packet before passing it on. (estratto da EtherLink Plus Adapter Technical Reference Manual, 3Com 1988).

 Vedi: http://www.bitsavers.org/pdf/3Com/1569-03_EtherLink_Plus_Technical_Reference_Jan89.pdf

La prima versione ISA/AT dell'Etherlink Plus di 3Com (1985).

Scheda Ethernet Intel (1989) per PC XT/AT e server.

Scheda Ethernet Excelan EX0S 2051 (1987) anch'essa basata sulla coppia 80186/82586 per l'esecuzione di comandi e la gestione dei pacchetti di dati.

Scheda Ethernet per server Olivetti equipaggiata con processore Motorola 68000 (1990). Era destinata a macchine come l'M380 con funzioni di file server.

Un'altra scheda Ethernet con CPU Motorola, in questo caso un 68010. Il controller di rete è un chip National Semiconductor, il DP83901 Serial Network Interface Controller (SNIC).

Scheda Ethernet Microcom (1992) con processore Motorola 68000 a 12 MHz, controller di rete Mostek MK5032-P "VLANCE" (802.3 Media Access Controller, versione evoluta dell'AMD Am7990) e Multi-Function Peripheral/MFP Motorola MC68901P.

Scheda Ethernet DEC DEPCA (Digital Ethernet PC Adapter) con controller AMD Am7990 "LANCE" rev. C.

Due schede Microchannel basate sullo stesso NIC (Network Interface Controller), il National Semiconductor DP8390, e che condividono la medesima architettura hardware. L'8390 è un dispositivo CMOS VLSI che consente di realizzare, con pochi componenti aggiuntivi, schede di rete di tipo CSMA/CD (Ethernet, StarLAN). Esso è compatibile con lo standard IEEE 802.3 ed implementa tutte le funzioni di MAC (Media Access Control), con l'aggiunta di due canali DMA indipendenti e di una FIFO interna per i pacchetti di dati trasmessi e ricevuti. Normalmente viene accoppiato al Serial Network Interface 8391 ed al Coaxial Interface 8392, entrambi presenti in queste schede. La scheda in alto è la versione MCA della Novell NE1000 del 1989, conosciuta come NE2. Quella in basso invece è una Artisoft LANtastic AE-2/MC del 1990 che veniva venduta in bundle con l'omonimo software, in sostanza un sistema operativo di rete peer-to-peer per DOS, Windows ed OS/2. LANtastic permetteva di condividere risorse quali unità disco e stampanti in reti di PC ed ha avuto grande popolarità prima dell'avvento di Windows per Workgroup e soprattutto di Windows 95, che offrivano le medesime funzionalità senza più l'obbligo di ricorrere a software aggiuntivi di terze parti. LANtastic (basato su NetBIOS) è tuttavia rimasto in uso -seppure con una base di utenti molto più limitata- anche in seguito, in quanto risulta essere un prodotto adeguato alle piccole reti aziendali che necessitano soprattutto di stabilità e semplicità d'uso. L'ultima versione sviluppata, la 8.01 del 2006, funziona anche su piattaforma Windows 7. Riesce particolarmente utile quando si vogliano connettere tra loro PC con sistemi operativi diversi ed obsoleti. 

Scheda RETIX StarSeries per reti locali StarLAN (1987/8). Lo StarLAN è stato il primo standard di rete Ethernet su cavo a doppini incrociati ad essere implementato e commercializzato (1986) con la denominazione IEEE 802.3e (1BASE5). In Italia non ha avuto grande diffusione se confrontato con l'Ethernet 10BASET. La versione originaria di StarLAN venne sviluppata pochi anni prima, nel 1983, dai laboratori della AT&T. Il nome dello standard fu scelto per indicare la topologia di rete a stella con hub centrale; la velocità di trasmissione dati era di 1 Mbit/s, successivamente elevata a 10 Mbit/s nella versione StarLAN/10 introdotta nel 1988. Il principale vantaggio delle reti StarLAN rispetto a quelle basate su bus (cavo coassiale) era rappresentato dai minori costi di installazione e di gestione, potendo utilizzare i medesimi cavi a coppie incrociate già in uso per i centralini telefonici. AT&T e varie altre società hanno prodotto apparati ed interfacce per reti StarLAN fino alla metà degli anni Novanta. 

Vedi: StarLAN Technology Report (Google Books)

Vedi: AT&T's StarLAN in PC Magazine - Dicembre 1986 (Google Books).

Scheda StarLAN DCA a 10 Mbit/s per bus Microchannel (1988). L'organizzazione hardware è la medesima della scheda precedente.

Scheda SMC ARCnet per bus Microchannel (1988). ARCnet o ARCNET, che significa Attached Resources Computer Network, è un altro protocollo per reti locali oggi scomparso ma storicamente significativo in quanto è stato il primo protocollo LAN utilizzato negli anni Ottanta per creare reti di microcomputer peer-to-peer con condivisione di risorse eterogenee (file, stampanti ecc.). E' stato sviluppato tra il 1976 ed il 1977 da un gruppo di  ingegneri della Datapoint Corporation ed originariamente destinato ad essere utilizzato dai terminali Datapoint 2200 per connettersi ad unità floppy disk da 8 pollici condivise. In seguito, intuite le sue potenzialità e la relativa economicità se confrontato con altri tipi di reti locali dell'epoca, venne impiegato come protocollo di rete di uso generale. Nel corso degli anni sono state sviluppate interfacce di rete ARCnet per quasi tutte le principali famiglie di micro- e minicomputer. Si tratta, inoltre, del primo protocollo per reti locali ad accoppiamento debole (loosely coupled) o "eterogenee", nelle quali cioè si interconnettono con il medesimo standard sistemi e periferiche di diversi tipi e diversi produttori. ARCnet si basa su una topologia di rete a bus su cavo coassiale RG-63U con impedenza di 93 Ohm  e su un protocollo a scambio di token concettualmente simile a quello utilizzato nel Token Ring, contrariamente al controllo di accesso CSMA impiegato da Ethernet. Infine è da notare che ARCnet ricoprì un ruolo significativo nella diffusione degli standard di rete aperti che si contrapponevano a quelli proprietari (es. IBM SNA) che dominavano la scena all'inizio degli anni Ottanta. Il modello OSI (Open Systems Interconnection) venne reso pubblico nel 1979 e l'anno successivo DEC, Intel e Xerox pubblicarono uno standard aperto per reti Ethernet che divenne la base per la standardizzazione di queste ultime con i protocolli IEEE/ISO. La risposta di IBM fu un standard di rete a sua volta aperto (Token Ring), ma sensibilmente più costoso dal punto di vista dell'hardware di quanto non fossero ARCnet ed Ethernet: alla metà degli anni Ottanta questi ultimi erano diffusi in maniera pressoché uguale. ARCnet, in origine implementato con interconnessione a bus su cavo coassiale, si sviluppò per supportare la topologia di rete a stella su cavi a coppie incrociate (più veloce e di più facile installazione) in risposta all'analoga evoluzione di Ethernet. Le reti ARCnet sono state soppiantate da Ethernet negli anni Novanta, benché il protocollo (standardizzato come ANSI 878.1) sia tuttora utilizzato in applicazioni industriali. SMC, Standard Microsystems Corp., era uno dei principali produttori di hardware per ARCnet. Ad esempio produceva dei controller di rete su singolo chip LSI (vedi foto qui sotto) utilizzati da quasi tutti i fabbricanti di schede ARCnet dopo essere stati inizialmente destinati alle sole DEC e Datapoint. Una rete ARCnet può essere formata al massimo da 255 nodi, a ciascuno dei quali è assegnato un identificativo numerico (Node ID) univoco tipicamente settato sulla scheda o, nel caso delle schede Microchannel, tramite il software di configurazione. Il Node ID serve a stabilire la sequenza dei nodi della rete ai fini del passaggio del token tra un nodo e l'altro: ciò si rende necessario perché ARCnet, a differenza di Token Ring, è una rete a stella e non ad anello (si tenga presente che anche le reti Token Ring con collegamenti su cavo a doppini sono in realtà, topologicamente, anelli). Una significativa differenza tra TR e ARCnet è che in quest'ultima al nodo trasmittente viene notificata la consegna del token al ricevente, il che consente una correzione d'errore più rapida di quanto non accada nel Token Ring che è invece vincolato ad un tempo di attesa fisso scaduto il quale senza che ci sia stata risposta da parte del ricevente il token si considera non ricevuto.

Vedi: https://www.ccontrols.com/ppt/ArcnetTutorial.pdf, http://www.arcnet.de/fileadmin/user_upload/Info/ARCNET_e.pdf

Ethernet vs. ARCnet and Token Ring: https://www.youtube.com/watch?v=3J-pK7oiRP0

Scheda ARCnet per PC-AT con controller di rete SMC (n alto al centro).

Scheda ARCnet Thomas Conrad per PS/2 (bus MCA) con controller NCR 90C26.

Scheda di rete RPTI Trans-Net per PC IBM (1986). Dovrebbe trattarsi di un'implementazione particolare dell'ARCnet con velocità di trasmissione di 1 Mbit/s. Il condizionale è d'obbligo in quanto non si trova quasi nessuna informazione su questa scheda se non qualche inserzione pubblicitaria su vecchie riviste nelle quali però non vengono dati dettagli tecnici.

Scheda Token Ring per workstation Apollo Domain (1987). A differenza di altre workstation di quegli anni le macchine Apollo avevano una forte vocazione alla connettività, tanto che ognuna di esse era dotata di scheda di rete e poteva effettura il boot da remoto anziché da disco locale. Originariamente la connessione avveniva grazie a schede simili a questa, dette ATR (Apollo Token Ring), operanti alla velocità di 12 Mbit/s. Successivamente furono introdotte schede Ethernet che tuttavia al contrario delle Token Ring soffrivano sensibili perdite di velocità quando aumentava il numero di workstation connesse in rete. L'unica vera limitazione della connessione Token Ring era che, non trattandosi di topologia a stella bensì ad anello sia logico che fisico, il malfunzionamento di una sola macchina bloccava l'intera rete. Per evitare ciò si dovevano utilizzare degli appositi by-pass che permettessero di escludere dall'anello le workstation non funzionanti. Le reti Token Ring Apollo facevano uso di connettori proprietari e cavi coassiali RG-6U a 75 Ohm.

Scheda Token Ring Thomas-Conrad per PC (bus AT), chipset Texas Instruments TI TMS380.

Scheda Token Ring 3Com Tokenlink del 1990.

Scheda Token Ring Proteon (1989) con controller Texas Instruments TMS380C16, versione ad elevata integrazione del chipset TMS380 visibile nelle schede qui sopra. 

Scheda RayLan fabbricata da Standard Microsystems (1991). RayLan è stata una tra le prime, secondo alcuni la prima, soluzione per LAN Ethernet a fibra ottica.

Scheda ARCnet su fibra ottica fabbricata da Thomas Conrad (1991).

Adattatori IBM DataVideo per PS/2 Microchannel (in alto, 1991) e PC/ISA (1996). DataVideo era una tecnologia, oggi completamente dimenticata, che permetteva la ricezione di dati digitali trasmessi sui normali canali UHF della televisione (in Italia da RAI e Mediaset) sfruttando le bande laterali. Sui canali RAI il servizio è rimasto attivo dal 1989-90 all'inizio degli anni Duemila. A seconda dei fornitori di servizi -generalmente a pagamento- venivano trasmesse notizie giornalistiche (collaborazione con ANSA e Reuters), quotazioni di borsa, aggiornamenti normativi (ad esempio c'era un abbonamento alle novità commentate della Gazzetta Ufficiale e del Digesto Italiano), aggiornamenti software (IPSOA/Wolters Kluwer: anche mio padre ha avuto un abbonamento nel 1993-1994 per scaricare gli aggiornamenti del software di elaborazione delle dichiarazioni fiscali, e devo dire che la velocità di ricezione era notevole se paragonata a quella dei modem di allora). Nel nostro Paese la piattaforma DataVideo è stata implementata con la collaborazione di IBM che forniva l'hardware dei trasmettitori ed alcune schede riceventi come queste, vendute anche in versione OEM da svariati altri soggetti (compresa Mondadori). DataVideo è un canale digitale di solo download: l'upload avveniva tipicamente tramite linea telefonica e modem, ma nella gran parte dei casi si trattava di accessi unidirezionali in solo download per lo scarico dei contenuti. Sulla scheda in alto si notano tre PAL con i dati dei canali UHF di RAI 1, 2 e 3.

Novell Disk Co-Processor (1987). Non si tratta di una scheda di rete ma compare ugualmente in questa sezione dal momento che veniva utilizzata, in unione ad una scheda Ethernet, per la condivisione di dischi di rete in ambiente Novell Netware. L'unità disco si collegava ad una delle due porte SCSI a destra e poteva essere esterna oppure interna al server o PC che la condivideva.

Controller AT-Bus Plus per IBM PC (1988). Il prodotto Plus più conosciuto sono le hardcard (disco rigido e controller integrati in un'unica scheda ISA), tuttavia la casa ha fabbricato anche alcuni tipi di schede come questa che permettevano di connettere ad un PC XT o AT un generico disco rigido ATA interno oppure esterno.

Controller SCSI con cache (disk caching controller) Mylex DC376, 1989/1990. E' una scheda a 32 bit che per funzionare correttamente richiede un'apposita motherboard, ad esempio la AT/32 della stessa Mylex o altre equivalenti; monta un insolito processore Intel i376 a 16 MHz, versione "embedded" del 386SX, affiancato da una periferica ad alta integrazione 82370. Il controller SCSI è un classico NCR 53C90A, uno dei primi controller SCSI-1 single-chip a raggiungere la produzione di massa. La versione "A" presente su questa scheda è dotata di un controller di DMA integrato, assente invece nella versione originaria. Mylex Corp., in seguito assorbita da LSI Logic dopo essere stata per un periodo una controllata di IBM, è nota soprattutto per la famiglia di controller RAID AcceleRAID DAC960, nelle varie versioni susseguitesi nel corso degli anni. La DC376 è stata il loro primo prodotto di successo. 

Pubblicità del Mylex DC376 su InfoWorld del 7 Agosto 1989.

Controller RAID Compaq SmartArray per bus EISA con CPU Texas Instruments 486SLC-33.  

Controller Compaq SmartArray 2/P con processore RISC AMD Am29040-33.


Scheda per videoconferenza su linea ISDN con codifica MPEG Zydacron Z240 (1998). Questo tipo di schede venivano utilizzate nelle prime applicazioni di telemedicina e telediagnostica. La risoluzione massima è 800×600 a 256 colori. Ricordo che proprio nel 1998 il Policlinico dell'Università di Udine, Istituto di Anatomia Patologica, si era dotato di un sistema di telediagnostica grazie al quale un medico in remoto poteva osservare la stessa immagine che osservava  il patologo al microscopio "locale" e partecipare in teleconferenza alla discussione del caso. L'hardware utilizzato era molto simile a questo: scheda dedicata, connessione ISDN e PC con processore Pentium.

Scheda per videoconferenza PictureTel P500 (in alto la scheda model ISDN, in basso la scheda video). PictureTel, fondata nel 1984, è stata il primo fabbricante di prodotti commerciali di questo tipo.

Scheda sperimentale per compressione e trasmissione di contenuti multimediali su canali ATM sviluppata dallo CSELT (1996-7). Utilizza un processore Motorola 68040 (in basso a sinistra) ed un chipset C-Cube CL9100 per la compressione MPEG-2 formato dal demultiplexer CL9110 e del decoder CL9000.

Customer sample di apparato per videoconferenza Intel ProShare 200 (1997), con software applicativo, manuali, kit di sviluppo e versioni beta dello stesso. Manca purtroppo la videocamera originale. E' composto da due schede: quella in alto, dotata di codec MPEG Intel i750, si occupa appunto della codifica MPEG del flusso audio/video mentre quella in basso è un ordinario modem ISDN. Il sistema ProShare poteva funzionare anche su LAN.

Vedi: http://www.itbiz.com/dominio/video010.htm

Scheda video EXEGA (standard EGA/CGA/MGA) con chipset Chips & Technologies 82C430. Si tratta del primo chipset VLSI commerciale compatibile con lo standard IBM EGA, nonché del primo prodotto di questa casa, annunciato nel 1985. Si basa su 4 gate array CMOS che riproducono le funzionalità di 19 componenti presenti nella scheda EGA di IBM. Nel suo complesso il chipset è noto come Enhanced Graphics CHIPSet e comprende il Graphics Controller 82C431 (a sinistra), il Sequencer 82C432 e l'Attribute Controller 82C433 (al centro), ed infine il CRT Controller 82C434 (a destra).

Vedi: http://www.fundinguniverse.com/company-histories/chips-and-technologies-inc-history/

Scheda Matrox PG1280 (1986). La famiglia Matrox 1280, evoluzione della serie 640, era una serie di schede grafiche professionali rivolte soprattutto ad applicazioni di CAD 2D, caratterizzate appunto da una risoluzione orizzontale di 1.280 pixel. Storicamente sono state i primi prodotti di grande successo della Casa canadese. L'architettura varia considerevolmente da un modello all'altro: in questo caso, ad esempio, il controller video è un 63484 fabbricato da Signetics. Le funzioni avanzate della scheda, che accelera le principali primitive di disegno e di riempimento, sono affidate ad hardware proprietario costituito in massima parte da PAL ed altri componenti a bassa e media scala di integrazione, sostituiti nelle versioni più recenti da ASIC VLSI. Grazie alla fornitura di driver di qualità Matrox divenne negli anni Ottanta sinonimo di grafica professionale di elevata qualità.

Scheda Matrox PG1281 con processore grafico TIGA (Texas Instruments TMS34010). Commercializzata nel 1987 veniva pubblicizzata dal produttore come "la più veloce scheda grafica esistente per PC IBM". Il prezzo di quasi 4.000 Dollari del'epoca era rapportato alle prestazioni ed alla qualità dell'hardware e dei driver. Quelli per AutoCAD erano disponibili su piattaforma sia DOS/Windows 2.0 che Xenix.

 Scheda dual-head Matrox PG1281-CV (1989), anch'essa basata su processore TIGA. Al pari delle precedenti era programmabile ed offriva driver specifici per le principali applicazioni di CAD e grafica computerizzata, tra cui Aldus Pagemaker.

Scheda Matrox MG104 "Magnum" con chipset WDC WD95C00 affiancato da DSP Texas Instruments TMS320C25 (1990). Dedicata all'accelerazione hardware delle applicazioni CAD 2D, questa scheda offriva una risoluzione massima di 1.280×1.024 a 256 colori. Ne esiste una versione per bus Microchannel (MG108) dalle caratteristiche identiche, supportata sia in ambiente Windows NT 3.1/3.5 che OS/2 (vedi: http://ps-2.kev009.com/ohlandl/video/matrox.html). Il WD95C00, anche noto come PWGA-1, è un chipset grafico risultato del reverse-engineering del processore dell'originale IBM 8514/A, di cui è dunque un clone che nello stesso tempo aggiunge alcune migliorie relative al numero di primitive grafiche supportate ed alla velocità di elaborazione. Da notare che su questa scheda il chip 95C00 è un prototipo.

Scheda Matrox MVP-AT (1986/7). Come altre schede Matrox di questa pagina è in realtà un "sandwich" di più schede sovrapposte che occupa 2 slot ISA nel PC; nella foto si vede sono la scheda superiore. In questa pagina si possono vedere tutte le schede che la compongono. La MVP-AT non era una vera e propria scheda grafica, bensì un sofisticato processore di immagine digitale. Quando è stata introdotta, nel 1986, costava più di 5.000 Dollari ed era la prima scheda per elaborazione d'immagini dotata di accelerazione hardware integrata. E' stata impiegata in molti progetti di ricerca, ad esempio nel settore  e nei primissimi PC multimediali sviluppati dal Dipartimento della Difesa (DoD) degli Stati Uniti. Benché fosse un prodotto a suo modo pionieristico, la potenza e la qualità dei driver disponibili sia per DOS che per Windows e per Xenix determinarono la sua longevità: venne prodotta fino al 1991 ed alcuni esemplari erano ancora in uso alla fine degli anni Novanta. Spesso veniva usata come frame-grabber in applicazioni multimediali. Da un punto di vista tecnico la MVP-AT è suddivisa in più moduli interconnessi: un modulo di input, un modulo aritmetico contenente la ALU, un modulo di memoria video, un histogram processor, un modulo di output ed un modulo grafico. Quest'ultimo si basa su un CRT controller di Hitachi e permette di comandare un monitor oppure di inviare un segnale RGB ad altra apparecchiatura.

Scheda video Calcomp 3402 (1991) con DSP Texas Instruments TMS 320G30GBL.

Scheda Texas Instruments TIGA Diamond con processore 34020, 1992. TIGA era uno standard software creato dalla Texas Instruments alla fine degli anni Ottanta per programmare i propri processori grafici TMS34010 e 34020. I programmi realizzati rispettando le sue specifiche potevano funzionare senza problemi con qualunque scheda video in standard TIGA, qualunque ne fosse il produttore. Esso tuttavia ebbe un successo commerciale molto inferiore a quello di VGA e VESA rimanendo circoscritto a pochi prodotti ed applicazioni, per scomparire del tutto alla fine degli anni Novanta. Ciò fu dovuto soprattutto al costo elevato, che fece passare in secondo piano la relativa superiorità tecnologica rispetto allo standard SuperVGA. L'insuccesso dello standard TIGA spianò la strada alla diffusione dei vari cloni dell'IBM 8514 e convinse nello stesso tempo la Microsoft a rendere i componenti grafici di Windows indipendenti dall'hardware, mentre prima essi erano realizzati in versioni specifiche per ciascuno standard (8514 o TIGA, appunto). All'inizio del decennio la Texas Instruments France, che gestiva il marchio TIGA in Europa, entrò nel mercato delle schede grafiche per PC con due prodotti: la TIGA Diamond per il settore professionale e la TIGA Star per quello casalingo. Entrambe le schede ebbero scarsa diffusione.

Scheda Appian Technology in standard TIGA (1991) con processore grafico (GSP) TMS34020-32.

Scheda video TIGA prodotta da VideoLogic (1991).

Altro esempio di scheda grafica professionale in standard TIGA, un modello National Design con GSP TMS34020-32 e controller SVGA Tseng Labs ET4000 (uno dei più diffusi e commercialmente fortunati prodotti di questa casa).

Altro esempio di scheda TIGA del 1992 (produttore sconosciuto).

Scheda grafica TIGA con processore grafico TMS34020 e coprocessore in virgola mobile TMS34082 per i calcoli 3D.

Scheda Eizo MD-B12 compatibile con lo standard TIGA. Monta un controller grafico TMS34010-50.

Vedi: https://www.vogons.org/viewtopic.php?t=65220&p=733661, http://www.vgamuseum.info/index.php/cards/item/415-eizo-md-b12

Scheda video Hi-Res, compatibile con standard EGA, per PC Texas Instruments (1985).

Scheda NEC Monograph del 1988 con controller video Intel 82786 a 10 MHz. Si tratta di un engineering sample fornito alla ASEM di Buia (UD), all'epoca costruttore ed assemblatore di PC. Monograph -più precisamente MonoGraph- era in realtà un sistema professionale per grafica 2D e testo rivolto in modo particolare al desktop publishing e secondariamente al settore CAD, formato da una scheda e da un monitor monocromatico dedicato (NEC MultiSync GS). Erano disponibili driver per Ventura Desktop Publisher, PageMaker (l'applicazione che assieme a Corel Draw decretò il successo di Windows), Windows 2/3.0/3.1, AutoCAD e Lotus 1-2-3. Che vi fosse un driver grafico specifico per un foglio di calcolo può oggi sembrare assurdo, però considerate le limitate potenzialità medie dell'hardware dell'epoca le schede che offrivano risoluzioni video elevate mettevano a disposizione appositi driver o pseudo-driver (questi ultimi in forma di piccoli programmi TSR) i quali, sfruttandone le caratteristiche tra cui la capacità di disegnare testo con caratteri non standard o di dimensioni molto piccole, consentivano la visualizzazione di più colonne rispetto alle schede ordinarie. Il monitor MonoGraph aveva l'insolita risoluzione di 1.024×1.024 pixel, corrispondente ad un formato d'immagine quadrato anziché 4:3.

Recensione del NEC MonoGraph sulla rivista PC Magazine del 29.3.1988.

Engineering sample di scheda grafica NEC -difficile stabilire l'esatto modello- con chip D72120R Advanced Graphics Display Controller.

Caratteristiche essenziali del controller NEC uPD72120 (da ftp://bitsavers.informatik.uni-stuttgart.de/components/nec/_dataBooks/1989_NEC_Intelligent_Peripheral_Devices_Data_Book.pdf). 

Scheda multistandard NEC MVA-1024 (DGIS) con processore TMS34010 e chipset Paradise PEGA. Questa scheda veniva solitamente proposta in accoppiamento con un monitor MultiSync XL da 20'', ideale per il CAD, ed offriva una risoluzione massima di 1.024×768 a 256 colori. Sulla base di quanto scritto in questa pagina, la MVA-1024 dovrebbe essere compatibile a livello software con l'IBM PGC/Professional Graphics Controller così come la Matrox PG-1280 riprodotta più sopra. Qui viene indicata come un clone del PGC. Il chipset Paradise EGA-2/PEGA2, fabbricato da LSI Logic, incorporava le funzioni delle schede IBM MDA, CGA ed EGA nonché della scheda Hercules Graphics Card. Supportava inoltre la stessa risoluzione di 640×480 pixel a 16 colori dell'IBM PGC.

Vedi: http://www.vgamuseum.info/index.php/cards/item/940-nec-mva-1024

Scheda video Number Nine #9GX (1991). Era un prodotto semiprofessionale espandibile fino a 4 MB di memoria video, basato su processore 34010 benché non pienamente compatibile con lo standard TIGA.  


Schede Truevision

Frame-grabber Truevision ICB del 1987. Questo è stato uno dei primi prodotti commercializzati dalla TrueVision, nata nel 1987 dallo spin-off della divisione Electronic Photography and Imaging Center (brevemente EPICenter) di AT&T ed oggi parte della Avid Technology.  Questo modello fa uso di un processore di segnale a 8 bit Western Electric/AT&T (in basso a sinistra). TrueVision, nota soprattutto per le sue schede grafiche TARGA, che sono state le prime schede grafiche per piattaforma PC-AT a supportare la visualizzazione in Hi-Color (spazio colore a 16 bit = 65.536 colori senza canale Alpha -trasparenza- o 4.096 colori con Alpha) e True Color a 24 bit (16 milioni di colori), e per il formato TGA tuttora in uso, ha realizzato prodotto pionieristici anche in altri campi legati al video digitale ed alla grafica computerizzata, come ad esempio la teleconferenza e l'acquisizione video in tempo reale, dando impulso ai primi passi della multimedialità tanto che Carl Calabria -uno dei soci fondatori di Truevision- è stato definito "il padre del desktop video"..  

Vedi: http://www.thecomputerarchive.com/Displays/Video%20Cards/ATT%20TrueVision%20lineup.pdf

Scheda Truevision AT-Vista (1987/8). Era un frame-grabber con 4 MB di RAM a bordo e funzioni di pre-processing che supportava l'Hi-Color a 65K colori ed il True Color a 24 bit (16 milioni di colori). Il processore grafico era un Texas Instruments TMS 34010 . L'AT-vista è stato un prodotto di notevole successo in campo professionale, sia per le sue funzioni avanzate che per la disponibilità di software e driver dedicati.

Scheda Truevision TARGA+ per bus MCA (piattaforma PS/2). TARGA è il prodotto Truevision più conosciuto, se non altro perché associato al formato file di file raster TGA. Esisteva in più versioni per PC, PS/2, Amiga e Macintosh. Queste schede sono elaboratori di immagini che potevano essere utilizzati in molti modi, principalmente come frame-grabber per catturare immagini o sequenze video, come processori in tempo reale per effetti video (sovrapposizione, picture in picture, titoli...) ed analisi/elaborazione di immagini catturate. Più precisamente il nome "TARGA" identifica non una scheda ma una famiglia di prodotti evolutasi nel corso degli anni e divenuta sinonimo di elaborazione video professionale.

Specifiche del formato TGA: http://www.paulbourke.net/dataformats/tga/, http://tfc.duke.free.fr/coding/tga_specs.pdf, http://www.dca.fee.unicamp.br/~martino/disciplinas/ea978/tgaffs.pdf


 

Scheda grafica Elsa Gloria XL equipaggiata con chipset GLiNT MX/GLiNT Delta, 16 MB di VRAM a 64 bit, buffer da 24 MB (qui espanso a 40) e controller video S3 per DOS/Windows con 1 MB di VRAM. All'epoca, 1997-8, era tra le schede 3D di fascia media caratterizzate dal miglior rapporto prezzo-prestazioni.

Framebuffer accelerato per grafica OpenGL 2D/3D a 24 bit Sun Elite-3D M6 (1998). Qui è visibile la versione con bus UPA per workstation Sun Ultra 10 e successive. La scheda è realizzata con un set di ASIC VLSI sviluppati da Sun Microsystems e fabbricati con tecnologia CMOS a 0,35 micron. Quelli principali sono denominati rispettivamente AFB-Command, AFB-Draw ed AFB-Float ed integrano ciascuno più di 70.000 porte logiche equivalenti. Sono anche presenti 12 MB di memoria 3D-VRAM ed un DAC ad alta velocità (chiamato Pacifica-II) sviluppato congiuntamente dalla stessa Sun e da Brooktree, che permette una risoluzione massima di 1.280×1.024 a 16 milioni di colori. Il chip AFB-Float fornisce la potenza di calcolo in virgola mobile necessaria ad accelerare in hardware le principali primitive 3D (punti, vettori e triangoli). La memoria 3D-VRAM garantisce un tempo di accesso di 10 ns ed è impiegata per realizzare un frame buffer con Z-buffering a 28 bit.

Vedi: http://citeseerx.ist.psu.edu/viewdoc/download;jsessionid=52EE419D21161935AC6FC41DC8EA91EE?doi=10.1.1.195.8501&rep=rep1&type=pdf

Scheda Intergraph Intense3D Realizm II+ (MSMT415 rev. A) con acceleratore Lynx III (MSMT382), quest'ultimo contenente 7 DSP Analog Devices SHARC.

Scheda grafica professionale Intergraph Intense3D 3400 (sotto) con acceleratore Lynx IV/MSMT493 dotato di 12 DSP fixed-point Analog Devices SHARC. Il tutto veniva usato per la modellazione tridimensionale e costava all'epoca come un'auto di media cilindrata. Si tenga conto che la potenza di calcolo del Lynx IV era significativamente superiore a quella dei PC di fascia alta di allora. L'acceleratore Lynx IV poteva essere accoppiato ad altre schede Intergraph ed anche, per aumentare ancora di più la potenza di calcolo, ad un'altra scheda dello stesso tipo. 

Scheda grafica 3D HP Visualize FX-2 per workstation RISC/Unix. Si basa su chip proprietari derivati dalle CPU HP PA-RISC.

Vedi: http://www.vgamuseum.info/index.php/home/item/723-hp-visualize-fx2-a4552a.

Scheda HP Visualize FX-4. L'architettura di base è la medesima del modello FX-2, in questo caso però la scheda è molto più potente in quanto dotata di 2 unità di calcolo PA-RISC anziché una sola. La FX-4 poteva essere utilizzata sia su workstation Unix che su PC con slot AGP, in quest'ultimo caso era necessario installare un modulo aggiuntivo non presente nella foto. Il sistema operativo normalmente supportato su piattaforma PC era Windows NT fino alla versione 4 ma esistono driver funzionanti per Windows 2000. All'epoca della sua introduzione (metà 1999) questa era la scheda grafica professionale per PC Windows più veloce al mondo.

Scheda HP Visualize FX-6, architetturalmente molto simile al modello FX-4 ma con 3 unità di calcolo anziché due soltanto. Qui è in versione AGP per sistemi Windows NT e sono stati rimossi i dissipatori di calore.

Scheda HP Visualize FX-10 (vedi: https://www.openpa.net/pa-risc_graphics.html, http://www.vgamuseum.info/index.php/cpu/item/722-hp-visualize-fx10-nt-a1264-66502).

Scheda grafica 3D Silicon Graphics XZ Extreme per workstation Indigo 2 (1993, vedi). Contiene quattro pipeline per i calcoli di geometria, realizzate con moduli multichip CMOS LSI Logic L1A7665 (in alto) ciascuno dei quali ne ospita 2, detti GE7 e capaci di una potenza di calcolo complessiva di circa 128 MFLOPS, corrispondenti a circa 500.000 triangoli 3D al secondo. L'insieme dei due moduli GE7 integra circa 160.000 porte logiche. L'integrato LSI Logic all'immediata sinistra delle pipeline, siglato L1A7662, è un gate array CMOS da 80.000 porte logiche che costituisce la Command Engine HQ2, la quale si occupa dell'invio delle primitive grafiche alle pipeline stesse e del controllo di queste ultime. La scheda visibile in basso si occupa dell'output grafico e video, mentre non è visibile nella foto una terza scheda (Raster Engine) contenente 2 chip Integrated Raster Engines RE3 che in tutto integrano circa 200.000 porte logiche CMOS.

Vedi: http://www.futuretech.blinkenlights.nl/extremegfx.html

Vedi: http://archive.irix.cc/sgistuff/hardware/graphics/express.html, http://www.vgamuseum.info/index.php/news/item/383-sgi-xz-gr-3 (versione XZ). 

Scheda grafica per workstation Silicon Graphics Personal IRIS 4D/20. Questa macchina è stata la prima workstation commerciale con CPU MIPS (R2000 a 12,5 MHz).

Vedi: http://www.obsolyte.com/sgi_iris/, http://archive.irix.cc/sgistuff/hardware/systems/personal.html

Scheda grafica Elan per workstation Silicon Graphics Indigo (1991) con opzione Z-buffer, in alto a destra.

Vedi: http://archive.irix.cc/sgistuff/hardware/systems/indigo.html

Geometry Engine GE4 (1987), parte del sottosistema grafico GTX per Silicon Graphics Crimson. Quest'ultima è stata la prima workstation RISC a 64 bit ad essere commercializzata ed era equipaggiata con un processore MIPS R4000 a 100 MHz.

Vedi: http://www.futuretech.blinkenlights.nl/crimson.html, http://archive.irix.cc/sgistuff/hardware/systems/crimson.html

Geometry Engine GE10, facente parte del sistema grafico 3D ad alte prestazioni Silicon Graphics Reality Engine 2 per sistemi Crimson ed Onyx (1995, questa scheda riporta la data 16.9.1995). E' un'evoluzione della precedente e meno potente Reality Engine, basata su una geometry engine con 8 anziché 12 CPU i860XP a 50 MHz. Quando è stata commercializzata, la Reality Engine 2 era l'hardware 3D professionale più costoso al mondo: per acquistare la configurazione massima, formata da 1 scheda GE10, 1 command processor (interprete dei comandi OpenGL) e 4 raster manager RM5, ci volevano circa 90.000 Dollari dell'epoca. Il prezzo era giustificato dalle prestazioni molto elevate: benché la GE10, ad esempio, non arrivasse ai 1.200 MFLOPS dichiarati da SGI (questi rappresentavano in realtà un valore calcolato assumendo per ciascun processore 860 la potenza teorica massima di 100 MFLOP, che nella realtà non veniva raggiunta), le capacità 3D erano ugualmente sensazionali. Le macchine SGI equipaggiate con la Reality Engine 2 furono le prime workstation a permettere il rendering e l'animazione fotorealistici in tempo reale ad alta risoluzione su singola macchina, attività estremamente esigente quanto a numero di calcoli richiesti per il disegno di ciascun frame e fino ad allora riservata a cluster di macchine appositamente progettati, come ad esempio la schiera di SPARCstation 10 che nel 1993 venne utilizzata per animare alcune sequenze del film Jurassic Park. La GE10 è formata da 12 sotto-unità collegate ad un bus interno, ciascuna a sua volta costituita da un processore i860XP, un ASIC che contiene un buffer, un'interfaccia bidirezionale da e verso il bus ed un convertitore di dati, ed una memoria locale per dati e programma. Le 12 unità di elaborazione eseguono, singolarmente o in parallelo -è ovviamente quest'ultima la condizione ideale per il raggiungimento della massima potenza di calcolo- le istruzioni che vengono loro trasmessi dalla scheda Command Processor. Tali istruzioni, in forma di subroutine in linguaggio assembler ottenute con un compilatore C ottimizzato per l'architettura 860 ed il calcolo parallelo,  riguardano essenzialmente il disegno e la trasformazione di primitive grafiche elementari -soprattutto triangoli, ma anche rette e punti- e vengono generati da Command Processor sulla base dei comandi OpenGL di volta in volta interpretati. L'output della GE10 è rappresentato da un flusso di coordinate rappresentanti i vertici di triangoli 3D che devono essere disegnati e che vengono inviati tramite un apposito bus (triangle bus) ai Raster Manager affinché li elaborino e li convertano in punti 2D visualizzabili sullo schermo. Indubbiamente la GE10 con i suoi 12 processori i860 è tra le schede più "scenografiche" che esistano. Negli anni Novanta veniva associata più al supercalcolo che alla grafica, mentre al giorno d'oggi la sua potenza non è che una piccola frazione di quella della più economica scheda video per PC.

Geometry Engine Silicon Graphics GE12 (1998), facente parte del motore grafico 3D Infinite Reality per macchine di classe Onyx. Infinite Reality era l'evoluzione diretta della Reality Engine e a differenza di quest'ultima e delle versioni più vecchie si basava non più su FPU o processori di uso generale bensì su ASIC VLSI sviluppati da SGI e fabbricati da Toshiba. Tali componenti, noti con la sigla GE11 e presenti in numero di 4, 6 oppure 8 a seconda della configurazione, integravano unità di elaborazione complete che si occupavano sia dei calcoli di geometria -disegno e trasformazione di primitive- sia di quelli relativi all'illuminazione ed all'applicazione di texture. Ciascuna unità GE11 aveva una potenza di calcolo corrispondente alla metà circa di quella di un'intera scheda GE10. La scheda GE12 è suddivisa in 4 sotto-unità: la prima è la Host Interface, che si occupa della comunicazione col resto della macchina. La GE12 può essere montata sia in sistemi con bus a memoria condivisa come la Onyx (bus POWERpath-2) che in macchine DSM (Distributed-Shared Memory) quali l'Onyx2 dotata di bus NUMAlink-2, caratterizzate da ampiezze di banda sensibilmente diverse (200 MB/s la prima contro 400 MB/s la seconda). La Host Interface è governata da un processore RISC dedicato affiancato da 16 MB di SDRAM, che comunica con il secondo stadio della scheda detto "Geometry Distributor", il quale si occupa a sua volta di trasferire dati ed istruzioni dall'interfaccia host alle singole unità di elaborazione GE11. Tale trasferimento avviene alla velocità media di 300 MB/s. Il terzo stadio della scheda è rappresentato appunto dalle unità GE11: queste ultime, nel loro complesso, formano una macchina MIMD mentre al loro interno si trova una pipeline SIMD contenente 3 core operanti su dati in virgola mobile, ognuno formato da una ALU ed un moltiplicatore hardware a 32 bit e da un blocco di 32 registri a 4 ingressi (2 per la lettura e 2 per la scrittura). In ogni unità GE11 è integrata una memoria locale da 2.560 parole a 32 bit usata tanto per i dati quanto per memorizzare i comandi OpenGL che debbono essere elaborati. Ogni GE11, che opera a 90 MHz ed ha una potenza di calcolo pari a circa 540 MFLOPS corrispondenti a 2,2 GFLOPS totali per scheda, può eseguire 3 istruzioni -più precisamente microistruzioni, lunghe 195 bit- per ciclo macchina. Dal momento che in un singolo sistema era possibile installare più schede GE12, fino ad un massimo di 16, si poteva ottenere una potenza di calcolo massima di 35 GFLOPS. Il chip GE11 è stato impiegato in una varietà di schede Silicon Graphics, in particolare la famiglia Impact per workstation Indigo2 e le SE/SSE per la piattaforma Octane.

Geometry Engine Sun Microsystems per macchine con architettura Sun-4c (1988). E' realizzata con componenti d'uso generale tra cui in particolare si riconosce un processore RISC a 32 bit della famiglia Weitek XL-8100 (in alto a destra) formato dal program sequencer XL-8136, dalla ALU XL-8137 e dall'unità in virgola mobile XL-8132. Le prestazioni medie di quest'ultima sono di circa 5 MFLOPS nel formato IEEE a 32 bit, con un massimo di circa 20 MFLOPS. La ALU 8137 da parte sua ha una velocità di elaborazione di circa 7 MIPS. La schiera di chip immediatamente sotto questi integrati costituisce la ROM del microcodice. Nella parte sinistra della scheda si riconosce una seconda coppia XL-8136/8137 mentre in basso ci sono due ALU bit-sliced a 16 bit IDT 49C402.

Vedi: http://www.bitsavers.org/components/weitek/XL/XL-Series_Overview_Apr88.pdf; http://www.bitsavers.org/components/idt/_dataBooks/1995_IDT_High-Performance_Logic_Data_Book.pdf

Vedi (immagine del die del 49C402): http://diephotos.blogspot.com/2006/11/about-these-images.html

Vedi: http://www.cpu-world.com/forum/viewtopic.php?t=21226&start=165

Scheda grafica accelerata Nubus Macintosh Display 8-24 GC con processore RISC AMD Am29000 a 30 MHz. Destinata ai sistemi Quadra di fascia alta, questa scheda poteva essere utilizzata su tutte le macchine Apple con architettura Nubus. La sua particolarità è rappresentata dalla presenza di un processore della famiglia AMD 29K, raramente impiegata in questo tipo di prodotto sebbene diffusa negli anni Novanta come CPU embedded. Il processore esegue una versione ad hoc dell'Apple QuickDraw, appositamente compilata per tale scopo, riducendo così il carico della CPU di sistema. 

Raster Image Processor (RIP) hardware Linotype Vulcan su scheda Nubus  (1994) che pilotava una fotounità Linotronic. Il processore è un RISC Intel i960CA a 33 MHz. Questa CPU, annunciata il 12 Settembre 1989, rappresenta la prima implementazione completamente RISC dell'architettura Intel 960 -dal momento che il 960MX e la sua versione commerciale 960MC non possono a rigore essere considerati RISC "puri"- ed era dedicata alle applicazioni embedded di fascia alta, che richiedevano cioè elevata potenza di calcolo. Ciononostante manca sia di una FPU che di una MMU integrate, all'epoca giudicate entrambe superflue da Intel visto il mercato di riferimento al quale si indirizzava questa CPU. Il 960CA è talvolta considerato la prima CPU RISC superscalare entrata in produzione. Sebbene dotato di una sola ALU, esso può infatti eseguire contemporaneamente due istruzioni, ad esempio una aritmetica ed un'istruzione di salto. La maggior parte delle istruzioni richiedono un solo ciclo di clock per essere eseguite, ragion per cui Intel poteva dichiarare che  la versione a 33 MHz (prima versione commercializzata di questo processore) era capace di 66 MIPS. L'Intel 960CA venne progettato tra il 1987 ed il 1988 ed ha rappresentato sotto molti aspetti un'autentica rivoluzione nel mercato delle CPU embedded. Ebbe inoltre un notevole successo commerciale, sicuramente superiore a quello riscosso dall'altro processore RISC sviluppato da Intel in quel periodo, l'i860.

Vedi: https://ieeexplore.ieee.org/document/63681

Scheda PCI Loughborough Sound Images del 1995 con 4 DSP floating-point a 32 bit Texas Instruments TMS320C44. Poteva essere utilizzata come "motore di calcolo" per compressione, applicazione di effetti ed altre operazioni in tempo reale su flussi audio e video. Ciascun DSP 320C44 è capace di 330 MOPS e 66 MFLOPS alla frequenza di clock di 60 MHz. Questo processore è caratterizzato dalla possibilità di essere connesso ad altri DSP identici senza necessità di hardware esterno aggiuntivo, facilitando così la creazione di array di DSP per applicazioni di calcolo vettoriale o parallelo.

Vedi: http://www.mouser.com/catalog/specsheets/texas%20instruments_tms320c44.pdf

Scheda ICE/Integrated Computing Engines GreenICE (1996) con 12 DSP floating-point a 32 bit Analog Devices ADSP-21062 SHARC, sei su ciascun lato. Le applicazioni tipiche della GreenICE erano le stesse della scheda Loughborough visibile più sopra, ed in generale ricadevano nel settore della multimedialità e delle elaborazioni in tempo reale di flussi audio-video. Era tuttavia possibile, grazie ad appositi pacchetti software, utilizzarla per generici compiti di calcolo vettoriale sfruttando la potenza combinata dei 12 DSP a bordo, capaci ciascuno di 40 MIPS (con ciclo macchina di 25 ns) e 120 MFLOPS di picco. Considerando che la potenza di calcolo sostenuta a singola precisione del 21062 è di circa 80 MFLOPS, ne deriva che la scheda GreenICE sviluppa una potenza complessiva di 960 MFLOPS, valore indubbiamente elevatissimo per la sua epoca.

Vedi: https://www.analog.com/media/en/technical-documentation/data-sheets/ADSP-21060_21060L_21062_21062L_21060C_21060LC.pdf

Chipset IBM MPEG2 montato su scheda di codifica e compressione MPEG "Butane" della Wired Inc. (1997). Il chipset, basato su un nucleo RISC proprietario sviluppato dalla stessa IBM, è formato da 3 chip: un processore I-Frame "Encoder-I" (sotto), un chip Refine "Encoder-R" ed un chip Search "Encoder-S" (entrambi nella foto sopra). Questi componenti possono operare singolarmente oppure come chipset completo. La configurazione base prevede il solo chip "I" e genera immagini con la sola compressione I-Frame; aggiungendo il chip "R" si ottiene una codifica di tipo IP. Il chipset completo, che comprende anche il chip "S", genera una codifica IPB. Le configurazioni a 1, 2 o 3 chip rispondono a diverse necessità (acquisizione video, videoconferenza, montaggio video, decodifica DVD).

Fronte della scheda con il chip "I", memoria ed interfaccia PCI.

Pagina iniziale del Museo